[发明专利]一种基于多进制LDPC码的高速译码器及其译码方法

权利要求书

1.一种基于多进制LDPC码的高吞吐量、低复杂度的层级译码器架构，其特征在于，译码器架构包括：

1)计算单元，用于更新校验节点和变量节点，计算用于硬判决的可靠度信息；

2)相对寻址单元，用于控制整个架构的数据通路，协调计算单元的输入输出；

3)缓存单元，用于缓存计算单元的输入数据。

2.根据权利1所述的高速层级译码器架构的计算单元，其特征在于，计算单元包括2^p-1个相同的基本计算单元，每个基本计算单元包括：

1)校验节点处理单元，用于校验节点的更新；

2)检验节点存储单元，每个校验节点存储单元与相应的校验节点的输入输出一直相连，用于存储每次其校验节点更新的c-to-v信息；

3)变量节点处理单元，用于更新变量节点。

3.根据权利2所述的基本计算单元中校验节点处理单元，其特征在于，校验节点处理单元包括：

1)外部信息获取单元，用于将节点信息转换成该节点信息对应的外部信息；

2)符号幅值分离单元，用于将输入数据的符号与幅值进行分离重组，分别获得两组最可靠的符号信息和最可靠的幅值累加信息；

3)符号操作单元，通过在GF(2^p)上进行数值运算，用于将输入的两组符号信息转换成三组外部信息和；

4)幅值操作单元，用于将输入的两组幅值信息转换成三组可靠性度量信息；

5)加权因子获取单元，通过汉明距离的计算，查询表格，用于获得三组加权因子信息；

6)乘法单元，用于将幅值单元的输出值进行加权和添加正负号，并将对应累加的结果输出，获得该校验节点处理单元的输出信息。

4.根据权利要求3所述的校验节点处理单元的符号操作单元，其特征在于，符号操作单元在计算校验和的时候采用了二叉树的结构，将该模块的关键路径减少到对数个最小模块数。

5.根据权利要求3所述的校验节点处理单元的幅值操作单元，其特征在于，幅值操作单元在计算最小值、次小值以及最小值编号时采用了类似二叉树的结构，将该模块的关键路径减少到对数个最小模块数。

6.根据权利要求3所述的校验节点处理单元的乘法单元，其特征在于，乘法单元中的乘加权因子时，没有直接采用乘法，而是用有限的左移操作和加法操作代替，这样大大提高了该模块的运算效率，降低了硬件资源消耗。

7.根据权利1所述的高速层级译码器架构的相对寻址单元，其特征在于，相对寻址单元提供两种相对地址，一种相对地址是校验矩阵中循环子矩阵中非零元素相对该循环子矩阵的列位置，另一种相对地址是校验矩阵中上一层的非零元素与当前层的非零元素间的相对地址。

8.根据权利1所示的高速层级译码器架构的缓存单元，其特征在于，缓存单元采用的是深度为1、宽度为输入数据并行度的寄存器。

9.一种基于权利1所述译码架构的译码方法，其特征在于，包括初始化、奇偶校验判断、最大迭代次数判断、最大迭代层数判断、校验节点更新以及变量节点更新六个步骤：

一、初始化阶段接收的后验概率先转化为位的对数似然比，这与传统的非二进制LDPC译码的标度或者符号的对数似然比不同，转化的对数似然比包括了符号信息和置信度信息；

二、信道输入或者一次大的循环结束后的变量节点信息进行试探性译码，译码依据是：

$z_{j,r}^{\left(k\right)}=\left\{\begin{array}{cc}0,& S_{j,r}^{\left(k\right)}\>0;\\ 1,& S_{j,r}^{\left(k\right)}\≤0.\end{array}\right.$

将译码符号带入所有校验节点和中，若能满足所有的校验节点为零，则结束译码，否则，将进入最大迭代次数判断；

三、判断大循环的最大迭代次数是否达到，若达到最大迭代次数。则宣告译码失败，否则，进入一次大循环中的迭代次数判断；

四、判断一次大循环中的迭代次数是否达到分层层数，若达到最大层数，则返回进行试探性译码，否则，继续校验节点和变量节点的更新；

五、校验节点更新过程的输入是按位的信息，包含了所有可能的组合符号信息，从中选择最可靠和次最可靠的符号和置信度，按符号进行数值计算，输出的值仍然是按位的信息；

六、变量节点更新过程相对简单，将校验节点更新输出值进行一步加法操作，输出值返回下一层更新或者试探性译码。