[发明专利]CP阱偏置方法

说明书

背景技术

半导体存储器广泛用于各种电子设备，比如，移动电话、数码相机、个人数字助理、医学电子装置、移动计算设备以及非移动计算设备。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接至电源(例如，电池)时，非易失性存储器仍允许存储并保留信息。非易失性存储器的示例包括闪存(例如，NAND型和NOR型闪存)以及电可擦除可编程只读存储器(EEPROM)。

闪存和EEPROM都利用浮栅晶体管。针对每个浮栅晶体管，浮置栅极被定位在浮栅晶体管的沟道区域上方并与其绝缘。沟道区域被定位在浮栅晶体管的源极和漏极区域之间。控制栅极被定位在浮置栅极上方并与其绝缘。可以通过设置存储在浮置栅极上的电荷量来控制浮栅晶体管的阈值电压。通常使用福勒-诺得海姆(F-N)隧道效应或热电子注射来控制浮栅上的电荷量。调节阈值电压的能力允许浮栅晶体管充当非易失性存储元件或存储器单元。在一些情况下，可以通过编程和读取多个阈值电压或阈值电压范围来提供每存储器单元的多于一个数据位(即，多层或多态存储器单元)。

NAND闪存结构通常安排多个浮栅晶体管与两个选择栅极串联并位于其之间。串联的浮栅晶体管以及选择栅极可以被称为NAND串。近年来，NAND闪存已经被缩小尺寸以便减少每位的成本。然而，由于工艺几何尺寸缩小，出现了许多设计和工艺挑战。这些挑战包括随着工艺、电压以及温度(PVT)变化的存储器单元和晶体管特性中增加的可变性。

附图说明

图1描绘了NAND串的一个实施例。

图2利用相应的电路图描绘了图1的NAND串的一个实施例。

图3A描绘了存储器块的一个实施例，所述存储器块包括多个NAND串。

图3B描绘了针对每单元三位的存储器单元的可能的阈值电压分布的一个实施例。

图3C描绘了两个NAND串的一个实施例，所述两个NAND串可以被制成较大闪存阵列的一部分。

图4A描绘了竖直NAND结构的一个实施例。

图4B描绘了沿图4A的线X-X所取的横截面视图的一个实施例。

图5A描绘了非易失性存储系统的一个实施例。

图5B描绘了读出块的一个实施例。

图6A描绘了存储器块的一部分的一个实施例。

图6B描绘了存储器块的一部分的另一个实施例。

图6C描绘了在编程操作期间与所选择的NAND串相关联的第一竖直NAND串以及与未选择的NAND串相关联的第二竖直NAND串的一个实施例。

图6D描绘了在编程操作期间与所选择的NAND串相关联的第一竖直NAND串以及与未选择的NAND串相关联的第二竖直NAND串的另一个实施例。

图6E描绘了在编程操作期间与所选择的NAND串相关联的第一竖直NAND串以及与未选择的NAND串相关联的第二竖直NAND串的另一个实施例。

图6F描绘了在读取操作期间与所选择的NAND串相关联的第一竖直NAND串以及与未选择的NAND串相关联的第二竖直NAND串的一个实施例。

图6G描绘了在擦除操作期间与所选择的NAND串相关联的第一竖直NAND串以及与未选择的NAND串相关联的第二竖直NAND串的一个实施例。

图7A是描述用于执行存储器操作的过程的一个实施例的流程图。

图7B是描述用于执行存储器操作的过程的另一个实施例的流程图。

具体实施方式

描述了用于减小用于利用一个或多个NAND串来执行存储器操作的裸片面积和电路的技术。一个或多个NAND串中的每一个可以包括与一个或多个存储器单元相关联的一个或多个浮栅晶体管。在一些实施例中，NAND串可以被安排在阱(例如，p阱或n阱)内，并且所述阱可以被物理地短路连接至NAND串的源极侧端。在这种情况下，在存储器操作(例如，读取操作、编程操作、编程验证操作、擦除操作或擦除验证操作)期间施加到NAND串的源极侧端的偏置电压(例如，2.5V)也将被施加到所述阱。物理短路可以包括安排在NAND串的源极侧端与阱之间的低电阻导体(例如，金属线)，从而使得NAND串的源极侧端与阱之间的电阻可以包括低电阻路径(例如，小于10欧姆)。所述NAND串的所述源极侧端与所述阱之间的物理短路可以在制作存储器裸片期间形成，并且可以在所述存储器裸片的操作期间防止所述NAND串的所述源极侧端与所述阱彼此电绝缘。