[发明专利]CP阱偏置方法

权利要求书

1.一种装置，包括：

NAND串，所述NAND串包括被定位在所述NAND串的源极侧端与所述NAND串的漏极侧端之间的多个存储器元件，所述NAND串被安排在p阱之内；

位线，所述位线连接至所述NAND串的所述漏极侧端；以及

源极线，所述源极线连接至所述NAND串的所述源极侧端，所述源极线被物理地短路连接至所述NAND串的所述源极侧端并且被物理地短路连接至所述p阱。

2.如权利要求1所述的装置，进一步包括：

第二NAND串，所述第二NAND串被安排在所述p阱之内，所述源极线被物理地短路连接至所述第二NAND串的源极侧端。

3.如权利要求1所述的装置，其中：

在编程操作期间，所述源极线被设置为正电压。

4.如权利要求1所述的装置，其中：

在擦除操作期间，所述源极线被设置为擦除电压。

5.如权利要求1所述的装置，其中：

所述多个存储器元件包括多个浮栅晶体管；

所述源极线包括金属线；

所述源极线经由p阱触点被物理地短路连接至所述p阱；并且

所述源极线经由扩散触点被物理地短路连接至所述NAND串的所述源极侧端。

6.如权利要求1所述的装置，其中：

所述p阱包括p+扩散区域，并且所述源极线经由金属触点被物理地短路连接至所述p+扩散区域。

7.如权利要求1所述的装置，其中：

所述NAND串的所述源极侧端被物理地短路连接至所述p阱，而无需晶体管在所述NAND串的所述源极侧端与所述p阱之间。

8.如权利要求1所述的装置，其中：

所述NAND串的所述源极侧端被物理地短路连接至所述p阱，而无需晶体管将所述NAND串的所述源极侧端电连接至所述p阱。

9.如权利要求1所述的装置，其中：

所述NAND串包括竖直NAND串。

10.如权利要求1所述的装置，其中：

所述NAND串包括三维存储器阵列的一部分。

11.如权利要求1所述的装置，其中：

所述NAND串被安排在包括非易失性存储器的存储器裸片上，所述非易失性存储器单片式地形成在具有布置在硅衬底上方的有源区的一个或多个存储器单元物理层级中。

12.一种系统，包括：

p阱，所述p阱被定位在n阱上方；以及

NAND串，所述NAND串包括被定位在所述NAND串的源极侧端与所述NAND串的漏极侧端之间的多个浮栅晶体管，所述NAND串被定位在所述p阱上方，所述p阱被物理地短路连接至所述NAND串的所述源极侧端。

13.如权利要求12所述的系统，进一步包括：

第二NAND串，所述第二NAND串被定位在所述p阱上方，所述p阱被物理地短路连接至所述第二NAND串的源极侧端。

14.如权利要求12所述的系统，其中：

在编程操作期间，所述p阱被设置为正电压。

15.如权利要求12所述的系统，其中：

所述p阱经由p阱触点连接至源极线，并且所述源极线经由扩散触点连接至所述NAND串的所述源极侧端。

16.如权利要求15所述的系统，其中：

所述p阱包括p+扩散区域，并且所述源极线经由金属触点被物理地短路连接至所述p+扩散区域。

17.一种方法，包括：

将p阱设置为第一电压，所述p阱被定位在NAND串下方，所述NAND串包括被定位在所述NAND串的源极侧端与所述NAND串的漏极侧端之间的多个存储器元件，所述p阱经由金属导电路径被短路连接至NAND串的所述源极侧端；以及

在所述p阱被设置为所述第一电压时，利用所述NAND串执行存储器操作。

18.如权利要求17所述的方法，其中：

所述存储器操作包括编程操作；并且

所述第一电压包括正电压。

19.如权利要求17所述的方法，其中：

所述存储器操作包括擦除操作。

20.如权利要求17所述的方法，其中：

所述NAND串的所述源极侧端被物理地短路连接至所述p阱，而无需晶体管将所述NAND串的所述源极侧端与所述p阱电连接。