[发明专利]半导体存储装置

说明书

实施方式提供一种能够使动作高速化的半导体存储装置。实施方式的半导体存储装置具备第一及第二平面、以及第一及第二控制电路。在第一及第二控制电路分别为有效状态及闲置状态时，在接收到第一指令集的情况下，第一控制电路执行相对于第一平面的第一读出动作。在接收到第二指令集的情况下，第一控制电路执行相对于第二平面的第二读出动作。在接受到不包含在所述第一及第二指令集的任一者中的第一指令且依次接收到第一及第二指令集的情况下，第二控制电路从闲置状态过渡至有效状态，在第一控制电路执行第一读出动作的期间开始第二读出动作。

[相关申请案]

本申请案享有以日本专利申请案2016-180593号(申请日：2016年9月15日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

作为半导体存储装置已知有NAND型闪速存储器。

发明内容

实施方式提供一种能够使动作高速化的半导体存储装置。

实施方式的半导体存储装置具备分别包含存储单元阵列的第一及第二平面、以及第一及第二控制电路。第一及第二控制电路能够分别对第一及第二平面执行读出动作。另外，第一及第二控制电路包含能够执行读出动作的有效状态、及禁止读出动作的执行的闲置状态。在第一控制电路为有效状态且第二控制电路为闲置状态时，在接收第一指令集的情况下，第一控制电路对第一平面执行第一读出动作。在接收第二指令集的情况下，第一控制电路对第二平面执行第二读出动作。在接收不包含在第一及第二指令集的任一者中的第一指令且依次接收第一及第二指令集的情况下，第二控制电路从闲置状态过渡至有效状态，在第一控制电路执行第一读出动作的期间开始第二读出动作。

附图说明

图1是第一实施方式的存储器系统的框图。

图2是第一实施方式的半导体存储装置的框图。

图3是第一实施方式的半导体存储装置所具备的存储单元阵列的电路图。

图4是第一实施方式的半导体存储装置的框图。

图5是第一实施方式的存储器系统中的读出动作的指令顺序。

图6是第一实施方式的存储器系统中的读出动作的说明图。

图7是第一实施方式的存储器系统中的读出动作的说明图。

图8是第一实施方式的存储器系统中的读出动作的指令顺序。

图9是第一实施方式的存储器系统中的读出动作的说明图。

图10是第一实施方式的存储器系统中的读出动作的指令顺序。

图11是第一实施方式的存储器系统中的读出动作的说明图。

图12是第一实施方式的存储器系统中的读出动作的指令顺序。

图13是第一实施方式的存储器系统中的读出动作的说明图。

图14是第一实施方式的存储器系统中的读出动作的指令顺序。

图15是第一实施方式的存储器系统中的写入动作的指令顺序。

图16是第一实施方式的存储器系统中的写入动作的说明图。

图17是第一实施方式的存储器系统中的读出及写入动作的指令顺序。

图18是第一实施方式的存储器系统中的写入及读出动作的说明图。

图19是说明第一实施方式的存储器系统的各种动作时的定序器的状态的图。