[发明专利]存储器结构及其制备方法、存储器的测试方法

权利要求书

1.一种存储器结构，其特征在于，包括：

上下相对放置的存储阵列芯片和CMOS芯片，

其中，在所述存储阵列芯片的存储阵列区域形成有穿过所述存储阵列区域的连接TAC；

在所述存储阵列芯片的正面形成有第一介电层，所述第一介电层内形成有多个第一通孔；

在所述存储阵列芯片的背面形成有多个导电凸块；

所述CMOS芯片的正面依次层叠形成有第一金属图案层和第二介电层，所述第二介电层内形成有多个第二通孔；

所述第一介电层与所述第二介电层连接在一起；

其中，至少部分所述导电凸块、所述TAC、所述第一通孔、所述第二通孔以及所述第一金属图案层上的金属图案之间形成电连接，从而使多个TAC通过所述导电凸块、第一通孔和第二通孔以及第一金属图案层上的金属图案按照特定方式连接形成测试TAC性能的测试结构。

2.根据权利要求1所述的存储器结构，其特征在于，所述结构还包括：

形成在所述CMOS芯片正面和所述第一金属图案层之间的TAC测试电路，所述TAC测试电路与所述第一金属图案层之间形成电连接。

3.根据权利要求1所述的结构，其特征在于，所述结构还包括形成于所述存储阵列芯片背面内的通过硅片通道即TSV，所述导电凸块与至少部分所述TAC之间通过所述TSV之间形成电连接。

4.根据权利要求1-3任一项所述的存储器结构，其特征在于，所述测试TAC性能的测试结构包括多个串联连接的TAC。

5.根据权利要求1-3任一项所述的存储器结构，其特征在于，所述测试TAC性能的测试结构包括n个TAC，所述多个TAC从所述测试TAC性能的结构的一端到另一端依次分别为第1个TAC，第2个TAC，直至第n个TAC，

其中，第奇数个TAC并联连接在一起，第偶数个TAC并联连接在一起，从而形成呈梳状结构的TAC测试结构；

其中，n为正整数。

6.一种存储器结构的制备方法，其特征在于，包括：

提供存储阵列芯片和CMOS芯片；

在所述存储阵列芯片的存储阵列区域形成穿过所述存储阵列区域的连接TAC；

在所述存储阵列芯片的正面形成第一介电层；

在所述第一介电层内形成多个第一通孔；

在所述存储阵列芯片的背面形成多个导电凸块；

在所述CMOS芯片的正面依次层叠形成第一金属图案层和第二介电层；

在所述第二介电层内形成多个第二通孔；

将所述第一介电层与所述第二介电层相对连接在一起，以使所述存储阵列芯片和CMOS芯片形成上下层叠结构；

其中，至少部分所述导电凸块、所述TAC、所述第一通孔、所述第二通孔以及所述第一金属图案层上的金属图案之间形成电连接，从而使多个TAC通过所述导电凸块、第一通孔和第二通孔以及第一金属图案层上的金属图案按照特定方式连接形成测试TAC性能的测试结构。

7.根据权利要求6所述的制备方法，其特征在于，所述在所述存储阵列芯片的背面形成多个导电凸块之前，还包括：

在所述存储阵列芯片的背面内形成多个通过硅片通道即TSV；所述导电凸块和所述TAC之间通过所述TSV形成电连接；

所述在所述存储阵列芯片的背面形成多个导电凸块，具体为：

在多个所述TSV之上形成多个导电凸块。

8.根据权利要求6或7所述的制备方法，其特征在于，在所述CMOS芯片的正面形成第一金属图案层之前，还包括：

在所述CMOS芯片的正面形成TAC测试电路；

在所述CMOS芯片的正面形成第一金属图案层具体为：

在所述TAC测试电路之上形成第一金属图案层，所述第一金属图案层与所述TAC测试电路之间形成电连接。