[发明专利]半导体装置和半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置和半导体装置的制造方法，特别涉及在同一硅衬底上形成用于检测紫外线那样的短波长的光的半导体受光元件和MOS晶体管的半导体装置的制造方法。

背景技术

半导体受光元件有各个种类。其中，使用了硅衬底的受光元件通过在同一衬底上制作使用了MOS晶体管等的集成电路，能够在一个芯片上进行从受光到信号处理的过程，所以在较多的用途中被使用。

硅中的光的穿透深度(入射到硅中的光的强度由于吸收而衰减为1/e的深度)具有如图7的波长依赖性，在紫外线(UVA：320～400nm、UVB：280～320nm)的情况下，大部分的光在几nm～几十nm的区域中被吸收。在专利文献1和非专利文献1中示出了用于使用具有这样的特征的硅来检测紫外线的构造。

具体而言，将pn结的深度减小为几十～100nm左右，以检测通过紫外线照射而产生的电子-空穴对来作为光电流。此外，通过形成为使硅最表面的杂质浓度为10¹⁹cm^-3以上且浓度相对于深度方向逐渐降低的杂质分布，产生基于浓度梯度的电场，使电子-空穴对高效分离而获得光电流。

并且，在这种硅受光元件构造中，如非专利文献2所记载地那样，在通过紫外线照射而在硅上的绝缘膜上俘获有电荷时，对pn结的能带结构产生影响，而受光元件的感光度特性发生变动。因此，需要使与硅表面接触的绝缘膜形成为电荷阱较少的热二氧化硅膜。使硅最表面的杂质浓度成为高浓度还具有屏蔽绝缘膜中的固定电荷的影响的优点。

另一方面，例如在专利文献2中公开了与MOS晶体管一起形成使用了硅的紫外线受光元件的以往的方法。图8和图9是按照工序顺序示出以往的制造方法的剖视图。在图中，PD是形成受光元件的受光元件形成区域，TR是形成PMOS晶体管的MOS晶体管形成区域。

首先，如图8的(a)所示，在p型的硅衬底101的表面形成N阱区域102和元件分离区域103，在根据需要进行用于调节晶体管的阈值电压的离子注入以后，通过热氧化形成栅氧化膜104。

接着，如图8的(b)所示，堆叠作为栅电极材料的多晶硅膜105，并通过蚀刻进行构图，从而形成栅电极106(图8的(c))。

然后，在用第1光致抗蚀剂膜(未图示)对受光元件形成区域PD上进行了掩蔽的状态下，对MOS晶体管形成区域TR进行离子注入，形成LDD(Lightly Doped Drain：轻掺杂漏)区域109(图8的(d))。

在去除第1光致抗蚀剂膜以后，在整个面上堆叠绝缘膜110(图9的(a))，以不去除受光元件形成区域PD上的栅氧化膜104的方式，在用第2光致抗蚀剂膜(未图示)对受光元件形成区域PD进行了掩蔽的状态下进行各向异性蚀刻。由此，在栅电极106的侧面形成侧壁111，并且在受光元件形成区域PD上残留有栅氧化膜104和绝缘膜110(图9的(b))。

接着，对MOS晶体管形成区域TR进行离子注入，形成源漏区域112(图9的(c))。

然后，对受光元件形成区域PD进行用于形成浅结的离子注入，形成杂质区域108(图9的(d))。

这样，根据以往的制造方法，能够在同一硅衬底一起形成具有使用了硅的pn结的紫外线受光元件和MOS晶体管。

专利文献1：日本特许第5692880号公报

专利文献2：日本特开2014-154793号公报

非专利文献1：ITE Trans.On MTA Vol.2 No.2 pp.123-130(2014)

非专利文献2：SPIE-IS&T/Vol.8298 82980M-1～8(2012)

在图8和图9所示的以往的制造方法中，虽然与受光元件形成区域PD的硅衬底表面直接接触的绝缘膜是热氧化膜，但是由于是在用于形成栅电极的构图后残留的栅氧化膜104，所以可能产生由栅构图时的蚀刻损伤等引起的膜质量下降。如上所述，为了抑制受光元件的感光度特性的变动，与硅表面接触的绝缘膜需要是电荷阱少的热二氧化硅膜，所以膜质量下降的栅氧化膜104与硅表面接触的受光元件的可靠性较低。

此外，为形成侧壁111而进行堆叠的绝缘膜110通常比栅氧化膜104厚(例如在专利文献2中，栅氧化膜厚度为10nm～50nm、侧壁用绝缘膜厚度为200nm～500nm)，所以为了穿过栅氧化膜104和侧壁用绝缘膜110的层叠膜对受光元件形成区域PD进行离子注入，而使得杂质区域108成为期望的浓度，需要超过10¹⁶cm^-2的较高的剂量。