[发明专利]三维存储器测试结构及其制作方法、测试方法

说明书

本发明实施例公开了一种三维存储器测试结构及其制作方法、测试方法，该三维存储器测试结构曝露所述第M层金属栅极的部分区域，从而在研发过程中，可以利用该测试方法通过直接利用探针测试第M层金属栅极的电阻，来获得所述三维存储器测试结构中金属栅极的填充性能，从而比较不同工艺下金属栅极的填充性能，而无需等整个三维存储器的后端工艺制作完成后再测试金属栅极的填充性能，缩短了研发周期，降低了研发成本。

技术领域

本发明涉及三维存储器技术领域，尤其涉及一种三维存储器测试结构及其制作方法和测试方法。

背景技术

随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。

但是，现有技术在研发三维存储器的过程中，通常是将三维存储器制作完成后再测试该三维存储器中栅极的电阻，以此判断该三维存储器中栅极的填充性能，周期较长，成本较高。

发明内容

为解决上述技术问题，本发明实施例提供了一种三维存储器测试结构及其制作方法和测试方法，以缩短获知所述三维存储器中栅极填充性能的时间，缩短研发周期，降低研发成本。

为解决上述问题，本发明实施例提供了如下技术方案：

一种三维存储器测试结构，包括：

基底；

位于所述基底表面的堆叠结构，所述堆叠结构包括沿预设方向呈阶梯状排布的N层金属栅极，以及位于相邻两层金属栅极之间的氧化层，N为大于1的正整数；

形成于所述堆叠结构的第一区域和第二区域的多个沟道孔，其中，所述第二区域位于所述第一区域外围，且所述第二区域内沟道孔的密度小于所述第一区域内沟道孔的密度；

形成于在所述沟道孔内的存储结构；

形成于所述N层金属栅极中第M层金属栅极上方各层金属栅极和氧化层对应所述第二区域中预设区域内的曝露结构，所述曝露结构曝露所述第M层金属栅极部分区域，M为大于零且不大于N的正整数。

可选的，所述曝露结构为凹槽或通孔。

可选的，所述第一区域为存储区域，所述第二区域为电极连接区域。

可选的，所述预设区域为所述第二区域中各通道孔之间的空白区域。

可选的，所述金属栅极的厚度不小于10nm，且不大于80nm。

可选的，所述沟道孔结构包括：依次形成于所述沟道孔侧壁的隧穿层、存储层、阻挡层和多晶硅层。

可选的，所述金属栅极包括叠加的氮化钛金属层和钨金属层。

可选的，所述氮化钛金属层的厚度不小于1nm且不大于10nm；所述钨金属层的厚度不小于10nm且不大于100nm。

一种三维存储器测试结构的制作方法，该方法包括：

提供基底；

在所述基底表面形成堆叠结构，所述堆叠结构包括交错层叠设置的N层氧化层和N层氮化层，N为大于1的正整数；

在所述堆叠结构的第一区域和第二区域形成多个沟道孔，所述第二区域位于所述第一区域外围，且所述第一区域的沟道孔的密度大于所述第二区域的沟道孔的密度；

在所述沟道孔中形成存储结构；

去除所述堆叠结构中的氮化层，形成沟槽；