[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，方法包括：提供衬底；在所述衬底上形成介质层，所述介质层中具有开口；形成覆盖所述开口侧壁的第一阻挡层；形成覆盖所述开口侧壁的改善层；形成所述第一阻挡层和改善层之后，在所述开口中形成插塞，所述改善层材料的原子用于与所述插塞材料的原子形成化学键。因此，当所述插塞原子向所述介质层扩散的过程中，所述改善层能够与所述插塞原子反应，从而阻挡所述插塞原子向介质层扩散，进而能够提高所述介质层的绝缘性能，改善所形成半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。随着晶体管尺寸的急剧减小，半导体领域对半导体结构的性能提出了更高的要求，例如对导电插塞之间介质层的绝缘性的要求越来越高。

导电插塞是实现半导体器件与外部电路电连接的重要结构。导电插塞形成于介质层中，如果介质层的绝缘性降低，容易使导电插塞发生漏电，从而影响半导体器件的性能。

导电插塞的形成步骤包括：提供衬底；在所述衬底上形成介质层；在所述介质层中形成开口；在所述开口中形成导电插塞。为了阻挡导电插塞原子扩散进入所述介质层中，往往在所述导电插塞与介质层之间形成阻挡层。

然而，现有技术形成的半导体结构中介质层容易被击穿，使半导体结构产生较大的漏电流。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够提高所形成半导体结构中介质层的绝缘性，改善所形成半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成介质层，所述介质层中具有开口；形成覆盖所述开口侧壁的第一阻挡层；在所述第一阻挡层上形成覆盖所述开口侧壁的改善层；形成改善层之后，在所述开口中形成插塞，所述改善层材料的原子用于与所述插塞材料的原子形成化学键。

可选的，还包括：在所述改善层上形成覆盖所述开口侧壁的第二阻挡层。

可选的，所述第一阻挡层的材料为氮化钽或氮化钛。

可选的，所述第二阻挡层的材料为钽或钛。

可选的，形成所述第一阻挡层的工艺包括原子层沉积工艺，且形成所述第二阻挡层的工艺包括物理气相沉积工艺。

可选的，所述改善层的材料为非晶锗或非晶硅。

可选的，所述改善层的厚度为2纳米～5纳米。

可选的，形成所述改善层的工艺包括：化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺。

可选的，所述插塞的材料为铜。

可选的，形成所述插塞之后，还包括：对所述插塞、改善层和第一阻挡层进行退火处理。

相应的，本发明还提供一种半导体结构，包括：衬底；位于所述衬底上的介质层，所述介质层中具有开口，所述开口贯穿所述介质层；覆盖所述开口侧壁的第一阻挡层；覆盖所述开口侧壁的改善层；位于开口中的插塞，所述第一阻挡层和所述改善层位于所述插塞与所述介质层之间，所述改善层位于所述插塞和所述第一阻挡层之间，所述改善层材料的原子用于与所述插塞材料的原子形成化学键。

可选的，还包括：覆盖所述开口侧壁的第二阻挡层，所述第二阻挡层位于所述改善层和所述插塞之间。

可选的，所述第一阻挡层的材料为氮化钽或氮化钛。

可选的，所述第二阻挡层的材料为钽或钛。

可选的，所述改善层的材料为非晶锗或非晶硅。

可选的，所述改善层的厚度为2纳米～5纳米。