[发明专利]半导体装置的制造方法

说明书

[相关申请案]

本申请享有以日本专利申请案2016-53320号(申请日：2016年3月17日)为基础申请案的优先权。本申请通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

本发明的实施方式涉及一种半导体装置的制造方法。

背景技术

NAND型闪速存储器等内置存储芯片的半导体存储装置中，小型化及高容量化快速发展。半导体存储装置这样的半导体装置中，为了兼顾小型化与高容量化，例如，应用如下构成：在电路基材上依次层叠多个存储芯片等半导体芯片，且用树脂层将这些半导体芯片密封。另外，关于电路基材的端子或半导体芯片的电极垫，形成间距的窄间距化不断发展。用接合线将这种电路基材的端子与半导体芯片的电极垫电连接时，相邻接合线间会产生接触，或者即使在打线接合时未产生接触，也会因线间隔变窄而容易由后续步骤的树脂密封步骤中的线偏移引起接合线间的接触。

打线接合步骤或树脂密封步骤等中，相邻接合线间产生接触的半导体装置会作为不良品处理，导致半导体装置的良率降低。虽提出了各种防止相邻接合线间的接触的技术，但如果使用附加的构造物，会导致半导体装置的制造成本或制造工时增加。另外，越使电路基材的端子或半导体芯片的电极垫的形成间距窄间距化，越容易产生接合线间的接触，所以线间接触的防止变得越来越困难。此外，还研究出利用可进行微细控制的检查装置等，由作业者手动扩大接合线间的间隔，但这种作业生产效率极低，不可避免地带来半导体装置的制造成本或制造工时的增加。

发明内容

本发明的实施方式提供一种半导体装置的制造方法，能有效扩大有可能在打线接合时产生接触、或者在后续步骤中产生接触的接合线间的间隔。

实施方式的半导体装置的制造方法包括以下步骤：使用插有接合线的毛细管，分别用接合线将多个第1接合部和多个第2接合部之间电连接，所述多个第1接合部设置在第1装置构成零件，所述多个第2接合部设置在第2装置构成零件；对连接所述多个第1接合部与所述多个第2接合部的多个所述接合线，相邻的所述接合线间的间隙进行测定；选择测定出的所述相邻接合线间的间隙为设定值以下的一组接合线；及在所选择的所述一组接合线间，配置所述毛细管，使所述毛细管边与至少一条所述接合线接触边沿所述接合线的接线方向移动，而扩大所述一组接合线间的间隙。

附图说明

图1是表示实施方式的半导体制造装置的剖视图。

图2是表示图1所示的半导体制造装置中所使用的毛细管的一例的图。

图3是表示使用图1所示的半导体制造装置实施打线接合步骤的半导体零件的一例的图。

图4是表示图1所示的半导体制造装置的动作控制的第1例的流程图。

图5是表示使用图1所示的半导体制造装置进行线修复步骤的图。

图6是表示使用图1所示的半导体制造装置进行线修复步骤的图。

图7是表示使用图1所示的半导体制造装置进行线修复步骤的图。

图8是表示使用图1所示的半导体制造装置实施线修复步骤后的接合线的图。

图9是表示图1所示的半导体制造装置的动作控制的第2例的流程图。

图10是表示图1所示的半导体制造装置的动作控制的第3例的流程图。

图11是表示图1所示的半导体制造装置的动作控制的第4例的流程图。

图12是表示图1所示的半导体制造装置的动作控制的第5例的流程图。

图13是表示图1所示的半导体制造装置的动作控制的第5例的变化例的流程图。

具体实施方式

以下，参考附图对实施方式的半导体装置的制造方法进行说明。图1是表示实施方式的制造方法中使用的半导体制造装置的构成的图。图1所示的半导体制造装置(打线接合装置)1不仅实施打线接合动作(步骤)，即，分别用接合线将第1装置构成零件的多个第1接合部与第2装置构成零件的多个第2接合部电连接，还实施线修复动作(步骤)，即，当连接多个第1接合部与多个第2接合部的多条接合线中，相邻接合线间的间隙为设定值以下时扩大间隙。

图1所示的半导体制造装置1包括设置在X-Y平台2上的接合头3。在接合头3，安装有接合臂4。在接合头3的接合臂4的前端侧，配置有接合平台5。在接合平台5上，例如载置装有多个半导体芯片6的衬底7，作为接合零件。接合平台5能通过未图示的移动机构沿X-Y方向移动。