[发明专利]半导体装置封装和其制造方法

说明书

本揭露提供半导体装置封装，包含一封装衬底、一第一电子装置、一第二电子装置及一第一模封层。所述封装衬底包含一第一表面、相对于所述第一表面的一第二表面以及一边缘。所述第一电子装置位于所述封装衬底上方且通过所述第一表面电连接至所述封装衬底。所述第二电子装置位于所述第一电子装置上方且电连接至所述第一电子装置。所述第一模封层位于所述封装衬底上方，且所述第一模封层包覆所述第一表面之一部分及所述封装衬底之边缘。

相关申请案的交叉参考

本申请案主张2016年3月8日申请的美国临时申请案第62/305,034号的优先权和益处，所述美国临时申请案的内容以全文引用的方式并入本文中。

技术领域

本发明涉及一种半导体装置封装和其制造方法，且更特定来说，涉及具有多个电子装置(例如经堆叠的多个电子装置)的一种半导体装置封装和其制造方法。

背景技术

具有堆叠式电子装置的半导体装置封装，例如2.5D或3D半导体装置封装，由于其非对称结构和相邻层的物理特性间不匹配而可能翘曲。此外，某些堆叠式半导体装置封装的强度不够。

发明内容

根据本发明的实施例，半导体装置封装包含封装衬底、第一电子装置、第二电子装置和第一模封层。封装衬底包含一第一表面、相对于所述第一表面的一第二表面以及一边缘。第一电子装置位于所述封装衬底上方且通过所述第一表面电连接至所述封装衬底。第二电子装置位于所述第一电子装置上方且电连接至所述第一电子装置。第一模封层位于所述封装衬底上方，且所述第一模封层包覆所述封装衬底的第一表面的一部分及所述封装衬底的边缘。

根据本发明的实施例，半导体装置封装包含封装衬底、第一电子装置、第二电子装置和第一模封层。封装衬底包含一第一表面及相对于所述第一表面的一第二表面。第一电子装置位于所述封装衬底上方且通过所述第一表面电连接至所述封装衬底。第二电子装置位于所述第一电子装置上方且电连接至所述第一电子装置。第一模封层位于所述封装衬底上方，且所述第一模封层包覆所述封装衬底的第一表面的一部分。所述半导体装置封装的一翘曲小于8密耳(毫英寸/mil)。

根据本发明的实施例，半导体装置封装的制造方法包含在一载体上方放置多个第一电子装置、在所述多个第一电子装置上方放置多个第二电子装置以形成多个堆叠结构，其中每一所述多个堆叠结构包含至少一所述第一电子装置和至少一所述第二电子装置、分离所述多个堆叠结构、自所述载体移开所述多个堆叠结构、在一封装衬底上方放置所述堆叠结构、和在所述封装衬底上方形成一第一模封层以包覆所述堆叠结构。

附图说明

由以下详细说明与附随图式得以最佳了解本申请案揭示内容的各方面。注意，根据产业的标准实施方式，各种特征并非依比例绘示。实际上，为了清楚讨论，可任意增大或缩小各种特征的尺寸。

图1A为根据本揭露的一些实施例的半导体装置封装的上视图；

图1B为根据本揭露的一些实施例的半导体装置封装沿线A-A'的剖面图；

图2绘示基于一实验结果，半导体装置封装的翘曲与一第二厚度与一第一厚度的一比间的关系，所述实验于室温下进行；

图3A、3B、3C、3D、3E和3F绘示根据本揭露的一些实施例的半导体装置封装的制造方法；

图4为根据本揭露的一些实施例的半导体装置封装的剖面图；

图5为根据本揭露的一些实施例的半导体装置封装的剖面图；

图6为根据本揭露的一些实施例的半导体装置封装的剖面图；

图7为根据本揭露的一些实施例的半导体装置封装的剖面图；

图8为根据本揭露的一些实施例的半导体装置封装的剖面图；