[发明专利]一种基于Cascode电流镜结构的物理不可克隆电路

说明书

[技术领域]

本发明涉及信息安全领域，尤其涉及一种基于Cascode电流镜结构的物理不可克隆电路。

[背景技术]

物理不可克隆函数(Physical Unclonable Funtion:PUF)是指通过向物理实体输入一个激励，利用其必然存在的物理化学性质差异，输出一个不可预测的随机响应的函数。PUF结构即可以实现PUF功能的方法，具有：①输出响应不可预测、②防纂改、③不可克隆、④鲁棒性、⑤轻量级特性等几个重要特点，使其在实现认证、密保和硬件安全保护等领域有着得天独厚的优势。

PUF概念最先应用于实体认证，经过几年的发展，其在如密钥生成、门禁系统等安全领域的应用也在逐渐推广。现代携带个人身份信息的智能产品的迅速发展及普及，使得确保这些产品携带的信息不被轻易窃取尤为重要。随着智能产品的微型化，传统的致使部分器件过大或消耗资源较多的较为成熟密码保护方法不再适用，正是PUF的轻量级特性，令其在RFID、传感器网络节点等设备中具有巨大的发展潜力。

根据实现PUF功能的领域的不同，在电子类PUF的实现方法中有模拟电路PUF实现方法和数字电路PUF实现方法。模拟电路PUF实现即在模拟集成电路的生成制造中，工艺变异使得电路中具有相同尺寸的晶体管参数存在很难预测和消除的细微误差，这些微小差异经过相应的处理便可得到一个不可预测的具有PUF的特性随机响应；数字电路PUF实现往往用于生产密钥，其安全性能高于模拟电路PUF，但其成本和要求也更高。

文献[3]中提出利用晶体管制造时由于工艺偏差造成的晶体管亚阈值电压误差，通过对反相器阵列电路的寻址操作等到输出响应，最后经过模拟处理单元以及一个输出比较器得到具有PUF特性的输出响应。此电路的实现引入了校正电路，虽减少了电路的误码率，使电路的工作稳定性有所提高，但同时却大大增加了电路的功耗以及芯片面积。其中，电路的功耗达到38μW,电路面积高达35000μm²。

文献[4]中使用单极放大器阵列对晶体管中由于工艺参数偏差产生的输出响应的微小差异进行放大，阵列中的NMOS管使用0.18微米标准CMOS工艺下的最小尺寸，以增加工艺变异对晶体管参数的影响，使得输出的电路响应具有更高的不可预知特性与不可克隆特性。但是，由于该电路使用了自动校零比较器，引入了大电容，导致电路面积增大，并且降低了电路的工作速度。

文献[5]中提出一种基于Arbiter结构的PUF电路。利用了同一个数字信号在两条不同路径传播到一个相同的目的地，一起出发的两个信号由于传播路径产生的不同传输延迟，到达目的地的时间不完全相同，然后通过Arbiter结构根据信号到达的先后，对应地输出一个逻辑“0”或逻辑“1”的响应。例如一个上升信号分别通过上下两条路径传播，若上方路径先传播到仲裁器，则输出响应为“1”，反之输出响应为“0”。这样经过输入一连串的上升下降信号，便可以获得一串相应的二进制序列作为响应。由于Arbiter的建立需要时间，所以会造成该电路的稳定性不高。

文献[6]中提出的Butterfly PUF结构则利用了交叉耦合电路的随机状态转化。交叉耦合电路中正反馈圈存在“0”和“1”两个稳定态，以及一个不稳定且易于向两个稳定态之一转变的中间态的特性。两个锁存器交叉耦合形成一个正反馈循环，首先控制外加激励信号使电路处于不稳定状态，然后改变该激励信号使电路从不稳定态向两个稳定态中的一个转换，从而得到一个“0”或“1”的二进制位。利用多个这样的交叉耦合电路组成一个阵列，最终可以得到一串二进制序列的输出。由于在交叉耦合电路中不稳定态的转换很容易受到一些线路或器件的不确定因素的影响，所以这个转换过程是不可预测的，故最终得到的一串二进制序列也是唯一和不可预测的。但是该电路同样存在稳定性的问题，需要通过辅助算法电路来提高其稳定性。

以上文献中提出的这些PUF实现电路，普遍存在芯片面积较大、功耗较高的问题，电路稳定性也是一个有待解决的问题，存在优化一方面却会牺牲另一方面的现象(如为了提高稳定性而不得不使功耗及芯片面积增大)，这些缺点一定程度上限制了PUF芯片在实际中的应用。

[发明内容]

本发明要解决的技术问题是提供一种芯片面积较小、功耗较低的基于Cascode电流镜结构的物理不可克隆电路。