[发明专利]一种基于Cascode电流镜结构的物理不可克隆电路

权利要求书

1.一种基于Cascode电流镜结构的物理不可克隆电路，其特征在于，包括PMOS电流镜电路和Cascode电流镜电路，PMOS电流镜电路的输入端通过基准电流源接Cascode电流镜电路的输入端，PMOS电流镜电路的输出端与Cascode电流镜电路的输出端连接后作为所述物理不可克隆电路的输出端；Cascode电流镜电路包括NMOS电流镜阵列，通过对NMOS电流镜阵列地址线进行寻址操作，每次开通NMOS电流镜阵列中的一个NMOS管，使Cascode电流镜电路输出电流；当PMOS电流镜电路输出的电流大于Cascode电流镜电路输出的电流时，所述的物理不可克隆电路输出高电平，反之，物理不可克隆电路输出低电平；一次完整的寻址操作完成后，所述的物理不可克隆电路输出一个高低电平无序分布的、可转换成二进制的信号序列的电压波形。

2.根据权利要求1所述的物理不可克隆电路，其特征在于，PMOS电流镜电路包括两个PMOS管，两个PMOS管的源极接电源，两个PMOS管的栅极连接在一起，并接第一PMOS管的漏极；第一PMOS管的漏极作为PMOS电流镜电路的输入端通过所述的基准电流源接Cascode电流镜电路的输入端，第二PMOS管的漏极作为PMOS电流镜电路的输出端接Cascode电流镜电路的输出端。

3.根据权利要求1所述的物理不可克隆电路，其特征在于，NMOS电流镜阵列包括M根行地址线，N根列地址线、M行N列NMOS管、与NMOS管数量相同的列开关和M个行开关，NMOS电流镜阵列全部NMOS管的栅极相连，接外加控制电压；全部NMOS管的源极相连并接地；每个NMOS管的漏极通过对应的列开关接该行行开关的输入端；同一列列开关的控制端接该列的列地址线，行开关的控制端接该行的行地址线，所有行开关的输出端相连，作为NMOS电流镜阵列的输出端。

4.根据权利要求3所述的物理不可克隆电路，其特征在于，Cascode电流镜电路包括第三NMOS管、第四NMOS管、第五NMOS管和所述的NMOS电流镜阵列，第三NMOS管的漏极作为Cascode电流镜电路的输入端通过所述的基准电流源接PMOS电流镜电路的输入端，源极接第五NMOS管的漏极，第五NMOS管的源极接地；第四NMOS管的漏极作为Cascode电流镜电路的输出端接PMOS电流镜电路的输出端，源极接NMOS电流镜阵列的输出端；第三NMOS管的栅极接第四NMOS管的栅极，并接第三NMOS管的漏极；第五NMOS管的栅极接第五NMOS管的漏极，并接NMOS电流镜阵列全部NMOS管的栅极。

5.根据权利要求1所述的物理不可克隆电路，其特征在于，包括输出缓冲电路，输出缓冲电路接所述物理不可克隆电路输出端。

6.根据权利要求4所述的物理不可克隆电路，其特征在于，调试过程包括以下步骤：

601、物理不可克隆电路工作前，任意选择所述的NMOS电流镜阵列的一个NMOS管工作，通过调整第五NMOS管的尺寸调节Cascode电流镜电路的输出电流，使Cascode电流镜电路的输出电流基本等于PMOS电流镜电路的输出电流；

602、调整电路晶体管的尺寸，使物理不可克隆电路输出的低电平与输出的高电平出现的比例为1：1。