[发明专利]将虚设图型用于套迭目标设计及套迭控制的方法

说明书

所提供是将虚设图型用于套迭目标设计及套迭控制的方法。具体实施例包括在第一层上提供第一虚设图型作为集成电路(IC)用的外套迭目标；在第二层上提供与第二虚设图型相关联的图型作为用于测量套迭的目标；以及利用扫描式电子显微镜(SEM)获得该第一与第二虚设图型间的套迭测量。

技术领域

本发明是关于套迭目标设计及套迭控制。特别的是，本发明是关于纳米(nm)技术节点中用于半导体装置的套迭目标计量方面。

背景技术

硅晶圆按照循序步骤来制造，各阶段在晶圆上置放材料图型；按照这种方式，敷设全部由不同材料所制成的晶体管、接点等。为使最终装置正确作用，这些不同图型必须正确对准，例如，接点、线路及晶体管全都必须排列整齐。套迭控制界定此图型间对准的控制。其在集成电路(IC)制造中一直都扮演重要角色，有助于监控多层装置结构上的层间对准。任何种类的错位都可能造成短路及连接失效，进而影响晶圆厂良率及毛利率。套迭控制目前已变为更加至关重要，因为诸如双图型化与浸入微影等提升图型密度及创新技术的组合为基于图型的良率带来挑战。在因应逐渐更紧密的套迭预算时，兼具更高测量准确度/精密度及制程稳建性的套迭计量解决方案是关键因素。更高阶套迭控制与现场计量使用更小、微格栅或其它新颖的目标，正在变为对于成功提高产量及提升良率具有重要性。

更多半导体设计规则在缩小，据知套迭误差预算百分比相比于产品套迭预算有在提高。即使套迭改善程度小也颇令人期望，但对于非常小且容易跨布整体芯片分布的适当目标设计，并无提供套迭测量的现有方法。

因此，对于提供套迭目标设计的方法存在需求，可在半导体装置处理期间检测此套迭目标设计并且跨布整体芯片将其分布。

发明内容

本发明的一项态样是一种使用基于影像的套迭目标的方法，该套迭目标具有足以通过测量工具来测量以判断是否存在错位的尺寸、不因各个制程而产生缺陷、以及可跨布整个晶圆分布而无限制。

本发明的其它态样包括将此方法扩展到任何需要的制程工具参数，可将此等制程工具参数转换，诸如检测及控制局部化应力、热点、热预算等。

本发明的另外的态样及其它特征将会在以下说明中提出，并且对于审查以下内容的本领域技术人员部分将会显而易见，或可经由实践本发明来学习。可如随附权利要求中特别指出的内容来实现并且获得本发明的优点。

根据本发明，可通过一种方法来部分达到一些技术功效，该方法包括在第一层上提供第一虚设图型作为IC用的外套迭目标；在第二层上提供与第二虚设图型相关联的图型作为用于测量套迭的目标；以及利用扫描式电子显微镜(SEM)获得该第一与第二虚设图型间的套迭测量。

本发明的态样包括该第一层形成于衬底上方。一些态样包括该衬底是分划板。其它态样包括该衬底是晶圆。某些态样包括该套迭测量跨布该晶圆的整体扩展。进一步态样包括将该套迭测量与数据库中所储存该IC有关的信息作比较。又进一步态样包括基于该套迭测量与该数据库中所储存该IC有关的该信息间的差异来调整该第一与第二层上该IC的微影制程。其它态样包括该IC有关的该信息，包括层厚、层应力、光学套迭、或其它测量输出。附加态样包括基于该套迭测量来判定制程工具参数，该制程工具参数选自于局部化应力、热点或热预算。

本发明的另一态样是一种方法，包括：在第一层上提供第一虚设图型作为IC用的第一套迭目标；在第二层上提供第二虚设图型作为第二套迭目标；以及利用SEM获得该第一与第二虚设图型间的套迭测量，其中该第一与第二层当作图型层使用。