[发明专利]半导体器件有效
| 申请号： | 201710112627.X | 申请日： | 2017-02-28 |
| 公开（公告）号： | CN107180871B | 公开（公告）日： | 2021-06-01 |
| 发明（设计）人： | 胡楚威;林振华 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/40 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 何青瓦 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 | ||
1.一种半导体器件，其特征在于，包括：
半导体基底，具有第一导电类型；
第一阱掺杂区，形成于该半导体基底中并且具有第二导电类型，该第一和第二导电类型为相反的导电类型；
第一掺杂区，形成于该第一阱掺杂区中并且具有该第二导电类型；
第二掺杂区，形成于该第一阱掺杂区中并且与该第一掺杂区分开，同时具有该第二导电类型；
以及于该第一和第二掺杂区之间形成的第一、第二和第三栅极结构；
其中，该第一栅极结构位于该第一阱掺杂区上并且相邻于该第一掺杂区；
其中，该第二栅极结构与该第一栅极结构的一部分以及该第一阱掺杂区的一部分重叠；
其中，该第三栅极结构位于该第二栅极结构旁；
其中，该第二栅极结构与该第三栅极结构通过间隔隔开，以避免有任何栅极结构和硅化物形成于该第一阱掺杂区的顶面中位于该第二和第三栅极结构之间的部分上，其中该间隔的范围为0.4μm～0.8μm；
该第一栅极结构的顶面所在的水平面介于该第三栅极结构的平坦的顶面和平坦的底面之间。
2.如权利要求1所述的半导体器件，其特征在于，进一步包括：
第二阱掺杂区，形成于该第一阱掺杂区中并且具有该第一导电类型；
其中，该第一掺杂区形成于该第二阱掺杂区中，该第一栅极结构形成为与该第二阱掺杂区的一部分和该第一阱掺杂区的一部分重叠。
3.如权利要求1所述的半导体器件，其特征在于，该第二栅极结构电性耦接至该第一栅极结构，该第三栅极结构电性浮接，该第一掺杂区电性耦接至参考电势，该第二掺杂区电性耦接至漏极电源电压。
4.如权利要求3所述的半导体器件，其特征在于，没有任何栅极结构覆盖该第三栅极结构。
5.如权利要求1所述的半导体器件，其特征在于，该第二栅极结构具有第一底面和第二底面，其中该第一底面与该第一栅极结构接触，该第二底面与该第三栅极结构的底面对齐。
6.如权利要求5所述的半导体器件，其特征在于，进一步包括：
第四栅极结构，位于该第一阱掺杂区上并且相邻于第二掺杂区；
其中，该第三栅极结构与该第四栅极结构的一部分重叠。
7.如权利要求6所述的半导体器件，其特征在于，该第二栅极结构电性耦接至该第一栅极结构；该第三栅极结构电性耦接至该第一栅极结构；该第四栅极结构电性浮接；该第一掺杂区电性耦接至参考电压；以及该第二掺杂区电性耦接至漏极电源电压。
8.如权利要求6所述的半导体器件，其特征在于，该第三栅极结构具有第三底面和第四底面，其中该第三底面接触该第四栅极结构并且对齐于该第一底面，该第四底面对齐该第二底面和该第四栅极结构的底面。
9.如权利要求6所述的半导体器件，其特征在于，该第四栅极结构的顶面与该第一栅极结构的顶面对齐。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710112627.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件
- 下一篇：包括晶体管单元和补偿结构的宽带隙半导体器件
- 同类专利
- 专利分类
