[发明专利]一种位置信号快速解码方法及系统

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种位置信号快速解码方法及系统。

背景技术

现有技术中利用专用的大规模集成电路比如FPGA和CPLD等逻辑门阵芯片进行处理光电信号的，一般通过某些运算得到这些脉冲信号的频率，但是在一些应用中这些芯片需要与其他芯片配合工作，引起成本增加。

另外一种常用现有技术是DSP或者ARM芯片的捕获口（捕捉口）进行运算，但是该缺点比较明显：脉冲信号频率很低（低于100Hz）时，容易丢失脉冲信号或者引起大量运算占用很多运算指令周期，这在时间关键系统中容易引起时间不够分配，从而引起计算失效。

最后一种最为常用的现有技术是DSP与可编程逻辑门阵配合使用：包括DSP与FPGA并行计算、DSP与CPLD并行计算。该方案避免了占用主控芯片过多时间，但硬件成本随之明显上升。

发明内容

为了解决上述技术问题，本发明的目的是提供一种能减少计算，并提高计算准确性的一种位置信号快速解码方法及系统。

本发明所采取的技术方案是：

一种位置信号快速解码方法，包括以下步骤：

选择用来测量的两路脉冲信号，并将该两路脉冲信号进行硬件缓冲之后，接入到异或门电路中进行电压调节之后结合得到采样脉冲信号，并将其接入主控芯片中；

主控芯片对采样脉冲信号的脉冲边沿进行捕获，并校正计算采样脉冲时间间隔和脉冲数量；

根据脉冲数量和相邻脉冲时间间隔，通过牛顿-拉夫逊方法进行迭代计算，得出脉冲频率和速度。

作为所述的一种位置信号快速解码方法的进一步改进，所述的主控芯片对采样脉冲信号的脉冲边沿进行捕获，并校正计算采样脉冲时间间隔和脉冲数量，这一步骤具体包括：

主控芯片对采样脉冲信号的脉冲边沿进行捕获并计数，得到脉冲数量Δn；

根据脉冲信号，计算得到时间校正值Δtc；

根据时间校正值Δtc，计算得到校正后的采样脉冲时间间隔Δt；

根据校正后的采样脉冲时间间隔，得出校正后的脉冲数量Δn。

作为所述的一种位置信号快速解码方法的进一步改进，所述时间校正值Δtc的计算方式为：

将当前周倩的采样脉冲信号与最接近周期信号的采样脉冲信号进行对比，得出时间校正值Δtc。

作为所述的一种位置信号快速解码方法的进一步改进，所述主控芯片包括但不限于DSP、ARM、FPGA或CPLD。

作为所述的一种位置信号快速解码方法的进一步改进，所述速度的计算公式为：V=Kl*Δn/Δt；

其中，Kl表示电机计算系数。

本发明所采用的另一技术方案是：

一种位置信号快速解码系统，包括：

脉冲信号处理单元，用于选择用来测量的两路脉冲信号，并将该两路脉冲信号进行硬件缓冲之后，接入到异或门电路中进行电压调节之后结合得到采样脉冲信号，并将其接入主控芯片中；

校正计算单元，用于主控芯片对采样脉冲信号的脉冲边沿进行捕获，并校正计算采样脉冲时间间隔和脉冲数量；

迭代计算单元，用于根据脉冲数量和相邻脉冲时间间隔，通过牛顿-拉夫逊方法进行迭代计算，得出脉冲频率和速度。

作为所述的一种位置信号快速解码系统的进一步改进，所述的校正计算单元具体包括：

捕获计数单元，用于主控芯片对采样脉冲信号的脉冲边沿进行捕获并计数，得到脉冲数量Δn；

时间校正单元，用于根据脉冲信号，计算得到时间校正值Δtc；

时间间隔计算单元，用于根据时间校正值Δtc，计算得到校正后的采样脉冲时间间隔Δt；

计数校正单元，用于根据校正后的采样脉冲时间间隔，得出校正后的脉冲数量Δn。

作为所述的一种位置信号快速解码系统的进一步改进，所述时间校正值Δtc的计算方式为：

将当前周倩的采样脉冲信号与最接近周期信号的采样脉冲信号进行对比，得出时间校正值Δtc。

作为所述的一种位置信号快速解码系统的进一步改进，所述速度的计算公式为：V=Kl*Δn/Δt；

其中，Kl表示电机计算系数。

本发明的有益效果是：

本发明一种位置信号快速解码方法及系统通过将脉冲信号进行结合，能将脉冲边沿数量放大一倍，从而降低芯片处理复杂程度和提高计时精度，特别是需要平行处理事件时能够大大降低芯片指令数量，并且结合补偿和校正方法能够同时提高脉冲频率的计数精度，大大提高计算的准确度。

附图说明