[发明专利]半导体器件的制备方法

说明书

本发明揭示了一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构上自下至上依次形成有第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成有刻蚀停止层；形成一电介质层，所述电介质层覆盖所述第二掩膜层和刻蚀停止层；在所述电介质层上形成图形化的第三掩膜层；以所述第三掩膜层为掩膜，进行第一次选择性刻蚀，去除部分所述电介质层，并去除至少部分厚度的所述第二掩膜层；以所述第三掩膜层为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率，可以增加接触孔的可靠性，从而提高器件的性能。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种半导体器件的制备方法。

背景技术

半导体行业的目标之一是缩小半导体器件的尺寸。为实现这个目标，半导体器件的各个部分的关键尺寸(Critical Dimension，简称CD)越来越小，例如栅极的关键尺寸、接触孔(contact)的关键尺寸等都越来越小。然而，当接触孔的关键尺寸减小到一定尺寸时，会出现接触孔不能完全打开或栅极漏电等问题，影响器件的可靠性以及性能。

发明内容

本发明的目的在于，提供一种半导体器件的制备方法，可以增加接触孔的可靠性，从而提高器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构上自下至上依次形成有第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成有刻蚀停止层；

形成一电介质层，所述电介质层覆盖所述第二掩膜层和刻蚀停止层；

在所述电介质层上形成图形化的第三掩膜层；

以所述第三掩膜层为掩膜，进行第一次选择性刻蚀，去除部分所述电介质层，并去除至少部分厚度的所述第二掩膜层；以及

以所述第三掩膜层为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率。

进一步的，在所述半导体器件的制备方法中，所述第一掩膜层和刻蚀停止层的材料均包括氮化硅，且所述第一掩膜层中氮化硅的密度低于所述刻蚀停止层中氮化硅的密度。

进一步的，在所述半导体器件的制备方法中，采用第一化学气相沉积工艺形成所述第一掩膜层，所述第一化学气相沉积工艺的温度小于500℃。

进一步的，在所述半导体器件的制备方法中，采用第二化学气相沉积工艺或炉管工艺形成所述刻蚀停止层，所述第二化学气相沉积工艺的温度大于等于500℃。

进一步的，在所述半导体器件的制备方法中，所述第一次选择性刻蚀为干法刻蚀，所述第一次选择性刻蚀的刻蚀气体包括氢氟气体、氢氟烃气体、氩气、氧气、氮气、一氧化碳、二氧化碳或羰基硫中的几种。

进一步的，在所述半导体器件的制备方法中，所述第二次选择性刻蚀为干法刻蚀，射频偏压为30W～100W。

进一步的，在所述半导体器件的制备方法中，所述第二次选择性刻蚀的刻蚀气体包括氢氟烃气体、氩气和氧化性气体。

进一步的，在所述半导体器件的制备方法中，所述进行第一次选择性刻蚀的步骤中，剩余至少部分厚度的所述第二掩膜层。

进一步的，在所述半导体器件的制备方法中，所述第二掩膜层的剩余厚度小于所述刻蚀停止层的厚度。

进一步的，在所述半导体器件的制备方法中，所述第二掩膜层的剩余厚度大于等于

进一步的，在所述半导体器件的制备方法中，所述栅极结构包括自下至上依次层叠的浮栅、栅间介质层以及控制栅。