[发明专利]晶片封装体及其制造方法

说明书

技术领域

本发明有关于一种半导体封装技术，特别为有关于一种晶片封装体及其制造方法。

背景技术

晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使其免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路，例如晶片封装体内具有导线以形成导电路径。随着电子产品逐渐朝向小型化发展，晶片封装体的尺寸也逐渐缩小。

然而，当晶片封装体的尺寸缩小时，导线的厚度及宽度变小，且导线与导线之间的间距也变窄，使得密集的线路区域内容易产生电路故障的问题。举例来说，由金属所构成的导线与导线之间可能出现电迁移(electromigration)的现象及/或产生贾凡尼效应(Galvanic)，因而造成电性短路及/或断路的问题，导致晶片封装体的品质及可靠度降低。

因此，有必要寻求一种新颖的晶片封装体及其制造方法，其能够解决或改善上述的问题。

发明内容

本发明提供一种晶片封装体，包括：一基底，基底内的一感测区或元件区电性连接至一导电垫；一第一绝缘层，位于基底上；一重布线层，位于第一绝缘层上，重布线层的一第一部分及一第二部分电性连接至导电垫；一第二绝缘层，顺应性地延伸于第一绝缘层上且包覆第一部分及第二部分的侧表面；一保护层，位于第二绝缘层上，第二绝缘层的一部分位于保护层与第一绝缘层之间。

本发明还提供一种晶片封装体，包括：一基底，基底内的一感测区或元件区电性连接至一导电垫；一第一绝缘层，位于基底上；一第一重布线层，位于第一绝缘层上，第一重布线层的一第一部分电性连接至导电垫；一第二重布线层，其一第一部分位于第一重布线层的第一部分上，且第二重布线层的一第二部分直接接触第一绝缘层。

本发明还提供一种晶片封装体的制造方法，包括：提供一基底，基底内的一感测区或元件区电性连接至一导电垫；在基底上形成一第一绝缘层；在第一绝缘层上形成一第二重布线层，第二重布线层的一第一部分及一第二部分电性连接至导电垫；形成一第二绝缘层，第二绝缘层顺应性地延伸于第一绝缘层上且包覆第二重布线层的第一部分及第二部分的侧表面；以及在第二绝缘层上形成一保护层，第二绝缘层的一部分位于保护层与第一绝缘层之间。

本发明可解决密集的线路区域内产生电路故障的问题，特别是能够减缓或消除电迁移现象及/或贾凡尼效应，因此可大幅提升晶片封装体的品质及可靠度。

附图说明

图1A至1F是绘示出根据本发明一些实施例的晶片封装体的制造方法的剖面示意图。

图2A至2C是绘示出根据本发明一些实施例的晶片封装体的制造方法的剖面示意图。

图3是绘示出根据本发明一些实施例的晶片封装体的剖面示意图。

其中，附图中符号的简单说明如下：

100：基底；100a：前表面；100b：背表面；100c：侧表面；110：感测区或元件区；120：晶片区；130：第一绝缘层；140：导电垫150：光学部件；160：间隔层；170：盖板；180：空腔；190：第一开口；200：第二开口；210：绝缘层；220A：第一部分；220B：第二部分；230A：第一部分；230B：第二部分；240：第二绝缘层；250：保护层；260：开口；270：导电结构；SC：切割道。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然而，应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。