[发明专利]屏蔽栅沟槽功率器件及其制造方法

说明书

本发明公开了一种屏蔽栅沟槽功率器件，包括：器件单元区，栅极总线区，终端区，栅极总线区的沟槽为器件单元区的沟槽的延伸结构，终端区的沟槽环绕在器件单元区的周侧，三个区域中的沟槽内形成的栅极结构工艺相同。器件单元区的栅极结构中，屏蔽电极纵向贯穿整个沟槽，沟槽栅电极为屏蔽电极的顶部两侧。将形成于沟槽的顶部表面和侧面的场氧层的厚度设置为大于接触孔的宽度，使得栅极对应的接触孔直接落在栅极总线区的沟槽栅电极表面，从而使得三个区域的场氧层和沟槽栅电极都为通过全面回刻得到的结构。本发明还公开了一种屏蔽栅沟槽功率器件的制造方法。本发明能减少光刻层次，降低工艺成本。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅沟槽功率器件；本发明还涉及一种屏蔽栅沟槽功率器件的制造方法。

背景技术

自功率MOS技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOS技术的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力，最小的功率损耗。沟槽栅MOSFET(Trench MOS)技术是实现此目标最重要的技术推动力之一。最初，Trench MOS技术的发明是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而，改进的新的Trench MOS结构不但能降低沟道密度，还能进一步降低漂移区电阻，Trench MOS技术发展的其主要目标是：(1)降低正向导通电阻以减小静态功率损耗；(2)提高开关速度以减小瞬态功率损耗。

新的Trench MOS结构中，最具代表性的是屏蔽栅/分立栅(Shield-Gate/SplitGate)沟槽技术，通常，屏蔽栅由屏蔽多晶硅组成，分立栅即为多晶硅栅，屏蔽栅沟槽功率器件通常也称为SGT器件；可利用其第一层多晶层即屏蔽多晶硅(Shield)即Shield-Gate作为“体内场板”来降低漂移区的电场，从而降低漂移区电阻，所以Shield-Gate/Split Gate技术通常具有更低的导通电阻和更高的击穿电压，并可用于较高电压(20V-250V)的TrenchMOS产品。此外，由于Shield-Gate/Split Gate技术可具有更高的输入电容(Ciss)和米勒(Miller)电容(Cgd)比值，Ciss/Cgd，所以，Shield-Gate/Split Gate器件拥有更高的抗漏极电压震荡对栅极影响的能力。和普通Trench MOSFET比，制造屏蔽栅/分立栅沟槽MOSFET器件需要更多工艺步骤，及需要更多光刻层次，进而产品的成本更高。

发明内容

本发明所要解决的技术问题是提供一种屏蔽栅沟槽功率器件，能减少光刻层次，降低工艺成本。为此，本发明还提供一种屏蔽栅沟槽功率器件的制造方法。

为解决上述技术问题，本发明提供的屏蔽栅沟槽功率器件包括：器件单元区，栅极总线区，终端区。

在俯视面上，所述栅极总线区位于所述器件单元区外侧，所述终端区环绕在所述器件单元区和所述栅极总线区的周侧。

所述器件单元区由多个原胞周期性排列组成，各所述原胞的栅极结构包括：

第一沟槽，形成于第一导电类型外延层中，所述第一导电类型外延层形成于第一导电类型半导体衬底表面。

在所述第一沟槽的底部表面和内侧表面形成有未将所述第一沟槽完全填充的场氧层。

形成有所述场氧层的所述第一沟槽被电极材料层完成填充并由该电极材料层组成屏蔽电极。

沟槽栅电极的形成区域位于所述屏蔽电极的顶部两侧，在所述沟槽栅电极的形成区域内的所述场氧层被自对准刻蚀去除，所述沟槽栅电极由填充于所述沟槽栅电极的形成区域的第一沟槽中的电极材料层组成；所述沟槽栅电极通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述第一沟槽的侧面之间隔离有栅介质膜。

沟道区由形成于所述第一导电类型外延层中的第二导电类型阱组成，所述沟槽栅电极在纵向上穿过所述沟道区且被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道。