[发明专利]半导体装置及其制造方法

说明书

关联申请

本申请享有以美国临时专利申请62/319,450号(申请日：2016年4月7日)、美国临时专利申请62/324,686号(申请日：2016年4月19日)及美国临时专利申请62/382,048号(申请日：2016年8月31日)作为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置及其制造方法。

背景技术

已知有具备导电部、绝缘层和金属镀层的半导体装置。

发明内容

本发明的实施方式提供能够提高金属镀层与绝缘层的密合性的半导体装置及其制造方法。

实施方式的半导体装置具备导电部、绝缘层、分子接合层和金属镀层。上述绝缘层具有使上述导电部的至少一部分露出的露出部。上述分子接合层至少设置于上述绝缘层的表面上。上述金属镀层通过上述分子接合层与上述绝缘层的表面接合。上述分子接合层的至少一部分与上述绝缘层中包含的绝缘原材料发生了化学键合。上述分子接合层的至少一部分与上述金属镀层中包含的金属发生了化学键合。上述金属镀层通过上述露出部与上述导电部电连接。

附图说明

图1是表示第1实施方式的电子设备的一个例子的立体图。

图2是表示第1实施方式的半导体封装的截面图。

图3是示意性表示第1实施方式的分子接合层的组成的一个例子的图。

图4A是表示第1实施方式的半导体封装的制造方法的流程的一个例子的截面图。

图4B是表示继图4A之后的半导体封装的制造方法的流程的一个例子的截面图。

图5是表示第1实施方式的变形例的半导体封装的一部分的截面图。

图6是表示第2实施方式的半导体封装的截面图。

图7是将第2实施方式的第3分子接合层的周围放大显示的截面图。

图8A是表示第2实施方式的半导体封装的制造方法的一个工序的截面图。

图8B是表示继图8A之后的半导体封装的制造方法的一个工序的截面图。

图8C是表示继图8B之后的半导体封装的制造方法的一个工序的截面图。

图8D是表示继图8C之后的半导体封装的制造方法的一个工序的截面图。

图8E是表示继图8D之后的半导体封装的制造方法的一个工序的截面图。

图8F是表示继图8E之后的半导体封装的制造方法的一个工序的截面图。

图8G是表示继图8F之后的半导体封装的制造方法的一个工序的截面图。

图8H是表示继图8G之后的半导体封装的制造方法的一个工序的截面图。

图8I是表示继图8H之后的半导体封装的制造方法的一个工序的截面图。

图8J是表示继图8I之后的半导体封装的制造方法的一个工序的截面图。

图9是表示第4实施方式的半导体封装的截面图。

图10A是表示第4实施方式的半导体封装的制造方法的一个工序的截面图。

图10B是表示继图10A之后的半导体封装的制造方法的一个工序的截面图。

图10C表示继图10B之后的半导体封装的制造方法的一个工序的截面图。

图10D是表示继图10C之后的半导体封装的制造方法的一个工序的截面图。

图10E是表示继图10D之后的半导体封装的制造方法的一个工序的截面图。

图10F是表示继图10E之后的半导体封装的制造方法的一个工序截面图。

图10G是表示继图10F之后的半导体封装的制造方法的一个工序截面图。

具体实施方式

以下，参照附图说明实施方式的半导体封装及半导体封装的制造方法。另外在以下的说明中，对具有相同或类似的功能的构成标注相同的符号。并且，有时省略它们的重复的说明。另外，附图为示意性的图，各构成要素的数目、厚度、宽度、比率等有时与现实不同。

(第1实施方式)

首先，参照图1到图4B，对第1实施方式进行说明。