[发明专利]一种延时电路及电子装置

说明书

本发明提供一种延时电路及电子装置。该延时电路包括：电流源，所述电流源配置为提供基准电流；第一电流镜和第二电流镜，所述第一电流镜和所述第二电流镜的输入端与所述电流源连接，所述第一电流镜和所述第二电流镜的输出端彼此连接；电容，所述电容设置在所述第一电流镜的输入端和输出端之间；开关元件，所述开关元件配置为控制所述电容的充放电；比较器，所述比较器配置为将所述电容上的电压与基准电压进行比较，并在所述电容上的电压大于所述基准电压时翻转。该延时电路有效降低了对电容的充电电流，可以基于小面积电容实现较大的延迟时间，并且可以实现精确可控的延迟时间增加倍数。该电子装置具有类似的优点。

技术领域

本发明涉及半导体集成电路技术领域，具体而言涉及一种延时电路及电子装置。

背景技术

长延时电路在半导体集成电路中的应用很广泛，例如在系统软启动，看门狗，或者保护功能触发后的延迟处理等领域具有重要的作用，精确的延时电路可以改善集成电路的性能。目前，长延迟电路一般采用电流对电容充电实现，但若需要得到较长的延迟，则需要设计很小的电流和很大的电容，在面积、良率上具有较大的难度，例如需要采用非常小电流的电流镜，由于其较小的过驱动电压，阈值电压造成的失配非常大。因此，设计一款高性能，较好兼容性的长延迟电路，是很有必要的。

图1示出一种长延时电路100，该电路采用BJT的β把偏置电流缩小，为电容放电，从而达到长延时的目的。在图1所示电路中，M2的偏置电流输入到Q1的发射极，而Q1的基极电流为M2偏置电流的1/(1+β)，在开关S从闭合到断开后，C由Q1的基极电流放电。因为基极电流远小于发射极电流，从而实现长延时的目的。然而这种电路最大的问题在于工艺兼容性：电路中必须采用一个BJT，所以只能在BCD等具有BJT的工艺中采用，应用环境受限。而且BJT的β受到温度、偏置电流、工艺偏差等因素的影响相当大，不利于延迟时间精确度的提升。

因此，有必要提出一种面积小、工艺稳定的延时电路，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种延时电路，其包括：

电流源，所述电流源配置为提供基准电流；

第一电流镜和第二电流镜，所述第一电流镜和所述第二电流镜的输入端与所述电流源连接，所述第一电流镜和所述第二电流镜的输出端彼此连接；

电容，所述电容设置在所述第一电流镜的输入端和输出端之间；

开关元件，所述开关元件配置为控制所述电容的充放电；

比较器，所述比较器配置为将所述电容上的电压与基准电压进行比较，并在所述电容上的电压大于所述基准电压时翻转，

其中，所述第一电流镜输出端电流是输入端电流的M倍，所述第二电流镜输出端电流是输入端电流的N倍，M，N为正数，并且M＜N＜2M+1。

进一步地，N等于M+1。

进一步地，所述第一电流镜包括第一晶体管和第二晶体管，所述第二晶体管的宽长比是所述第一晶体管宽长比的M倍；

所述第一晶体管的漏极与所述电流源连接，所述第一晶体管的栅极与所述第一晶体管的漏极以及所述第二晶体管的栅极连接，所述第一晶体管的源极用于与地电压连接；

所述第二晶体管的栅极与所述第一晶体管的栅极连接，所述第二晶体管的源极用于与地电压连接，所述第二晶体管的漏极与所述第二电流镜的输出端连接。

进一步地，所述电容的第一端与所述第二晶体管的漏极连接；