[发明专利]随机存储器及其制备方法

说明书

本发明提供了一种随机存储器及其制备方法。该随机存储器包括设置于绝缘底层上的集成模块，集成模块包括顺序层叠并连接的第一导体层、三维CMOS单元层、存储单元层和第二导体层，三维CMOS单元层包括一个或多个三维CMOS单元，且三维CMOS单元层包括：栅极层，具有至少一个通孔；至少一个有源区，一一对应穿过通孔并分别与栅极层、存储单元层和第一导体层连接，且有源区包括源极区和漏极区，源极区和漏极区位于栅极层的两侧。相比于现有技术中源漏极位于栅极左右两侧的平面CMOS单元，对为了需要CMOS提供有效驱动电流供给存储单元的存储器来说，同样沟道宽度的器件缩小了CMOS单元的平面面积，提高了随机存储器的存储密度。

技术领域

本发明涉及存储器技术领域，具体而言，涉及一种随机存储器及其制备方法。

背景技术

目前，为了提升STT MRAM等随机存储器(RAM)的密度，通常采用缩小存储单元平面面积的方法，然而，为了缩小存储单元的平面面积，需要不断提升工艺节点，对成本以及工艺存在挑战。

并且，现有的随机存储器通常由一个MOS管、一个存储单元和若干连接线组成，MOS管起到选址作用，MOS管的漏极连接存储单元的一端，当栅极开启时，源极、漏极、存储单元和位线组成回路，当上述随机存储器为STT MRAM时，存储单元为磁隧道结(MTJ)。

然而，由于STT-MRAM等随机存储器对串联CMOS的驱动电流有要求，随着工艺节点的改进，CMOS电流密度基本保持不变，导致CMOS的沟道宽度无法随着工艺节点推进而有效缩小。因此，现有技术中随机存储器中存储单元的密度受限于搭载的CMOS管的面积。

发明内容

本发明的主要目的在于提供一种随机存储器及其制备方法，以解决现有技术中随机存储器中存储单元的密度受限于搭载的CMOS管的面积的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种随机存储器，包括设置于绝缘底层上的集成模块，集成模块包括顺序层叠并连接的第一导体层、三维CMOS单元层、存储单元层和第二导体层，三维CMOS单元层包括一个或多个三维CMOS单元，且三维CMOS单元层包括：栅极层，具有至少一个通孔；至少一个有源区，一一对应穿过通孔并分别与栅极层、存储单元层和第一导体层连接，且有源区包括源极区和漏极区，源极区和漏极区位于栅极层的两侧。

进一步地，存储单元层具有与有源区一一对应的存储单元。

进一步地，有源区包括由内到外依次设置的绝缘填充层、掺杂硅层和栅氧层，掺杂硅层环绕并覆盖在绝缘填充层的外侧表面，栅氧层环绕并覆盖在掺杂硅层的外侧表面对应通孔的位置。

进一步地，随机存储器还包括用于连接存储单元与三维CMOS单元的连接层，且连接层连接存储单元与有源区，优选连接层为TaN层、Ti/TiN层和Cu层。

进一步地，随机存储器包括沿远离绝缘底层的方向依次层叠设置的n层集成模块，第m+1层集成模块的第一导体层与第m层集成模块的第二导体层连接，m和n均为正整数，且m＜n。

进一步地，随机存储器为MRAM、RRAM或PCRAM。

根据本发明的另一方面，提供了一种上述的随机存储器的制备方法，包括以下步骤：S1、在绝缘底层上设置第一导体层；S2、在第一导体层上设置包括一个或多个三维CMOS单元的三维CMOS单元层，三维CMOS单元层包括栅极层和至少一个有源区，有源区穿过栅极层并与第一导体层连接；S3、在各有源区上设置存储单元层；以及S4、在存储单元层上设置第二导体层。