[发明专利]随机存储器及其制备方法

权利要求书

1.一种随机存储器，其特征在于，包括设置于绝缘底层上的集成模块，所述集成模块包括顺序层叠并连接的第一导体层(10)、三维CMOS单元层、存储单元层和第二导体层(40)，所述三维CMOS单元层包括一个或多个三维CMOS单元(20)，且所述三维CMOS单元层包括：

栅极层(210)，具有至少一个通孔；

至少一个有源区(220)，一一对应穿过所述通孔并分别与所述栅极层(210)、所述存储单元层和所述第一导体层(10)连接，且所述有源区(220)包括源极区和漏极区，所述源极区和所述漏极区位于所述栅极层(210)的两侧。

2.根据权利要求1所述的随机存储器，其特征在于，所述存储单元层具有与所述有源区(220)一一对应的存储单元(30)。

3.根据权利要求2所述的随机存储器，其特征在于，所述有源区(220)包括由内到外依次设置的绝缘填充层(222)、掺杂硅层(221)和栅氧层(223)，所述掺杂硅层(221)环绕并覆盖在所述绝缘填充层(222)的外侧表面，所述栅氧层环绕并覆盖在所述掺杂硅层(221)的外侧表面对应所述通孔的位置。

4.根据权利要求2或3所述的随机存储器，其特征在于，所述随机存储器还包括用于连接所述存储单元(30)与所述三维CMOS单元(20)的连接层(50)，且所述连接层(50)连接所述存储单元(30)与所述有源区(220)，优选所述连接层(50)为TaN层、Ti/TiN层和Cu层。

5.根据权利要求1至3中任一项所述的随机存储器，其特征在于，所述随机存储器包括沿远离所述绝缘底层的方向依次层叠设置的n层所述集成模块，第m+1层所述集成模块的所述第一导体层(10)与第m层所述集成模块的所述第二导体层(40)连接，m和n均为正整数，且m＜n。

6.根据权利要求1至3中任一项所述的随机存储器，其特征在于，所述随机存储器为MRAM、RRAM或PCRAM。

7.一种权利要求1至6中任一项所述的随机存储器的制备方法，其特征在于，包括以下步骤：

S1、在绝缘底层上设置第一导体层(10)；

S2、在所述第一导体层(10)上设置包括一个或多个三维CMOS单元(20)的三维CMOS单元层，所述三维CMOS单元层包括栅极层(210)和至少一个有源区(220)，所述有源区(220)穿过所述栅极层(210)并与所述第一导体层(10)连接；

S3、在各所述有源区(220)上设置存储单元层；以及

S4、在所述存储单元层上设置第二导体层(40)。

8.根据权利要求7所述的制备方法，其特征在于，所述步骤S2包括以下过程：

S21、在所述第一导体层(10)上形成具有至少一个第一通孔的绝缘复合层(230)，并在所述第一通孔中形成预掺杂硅层(2210)和绝缘填充层(222)，且所述预掺杂硅层(2210)和所述绝缘填充层(222)与所述第一导体层(10)连通；

S22、去除部分所述绝缘复合层(230)，且靠近所述第一导体层(10)的所述绝缘复合层(230)部分以及远离所述第一导体层(10)的所述绝缘复合层(230)部分未被去除，所述预掺杂硅层(2210)掺杂形成掺杂硅层(221)；

S23、在所述掺杂硅层(221)的外表面形成栅氧层；以及

S24、在经过所述步骤S23处理的所述绝缘复合层(230)中形成与所述栅氧层连接的所述栅极层(210)，所述掺杂硅层(221)包括源极区和漏极区，所述源极区和所述漏极区位于所述栅极层(210)的两侧。