[发明专利]移位寄存器及其驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存器，其特征在于，包括：

存储电容，其第一极连接上拉节点，第二极连接输出端；

引出单元，其连接下拉节点、输入端、输出端，用于根据下拉节点的电平将输出端的信号引入输入端；

输入单元，其连接输入端和上拉节点，用于根据输入端的信号控制上拉节点的电平；

复位单元，其连接复位端、定电平端、上拉节点，用于根据复位端的信号将定电平端的信号引入上拉节点；

输出单元，其连接时钟端、输出端、上拉节点，用于根据上拉节点的电平将时钟端的信号引入输出端；

下拉控制单元，其连接控制端、上拉节点、定电平端、下拉节点，用于根据控制端的信号和上拉节点的电平将定电平端的信号引入下拉节点；

下拉单元，其连接下拉节点、上拉节点、输出端、定电平端，用于根据下拉节点的电平将定电平端的信号引入上拉节点和输出端。

2.根据权利要求1所述的移位寄存器，其特征在于，所述引出单元包括第十晶体管，其中，

所述第十晶体管的栅极连接下拉节点，第一极连接输入端，第二极连接输出端。

3.根据权利要求2所述的移位寄存器，其特征在于，所述输入单元包括第一晶体管，其中，

所述第一晶体管的栅极连接输入端，第一极连接输入端，第二极连接上拉节点。

4.根据权利要求3所述的移位寄存器，其特征在于，所述复位单元包括第二晶体管，其中，

所述第二晶体管的栅极连接复位端，第一极连接上拉节点，第二极连接定电平端。

5.根据权利要求4所述的移位寄存器，其特征在于，所述输出单元包括第三晶体管，其中，

所述第三晶体管的栅极连接上拉节点，第一极连接时钟端，第二极连接输出端。

6.根据权利要求5所述的移位寄存器，其特征在于，所述下拉控制单元包括第四晶体管、第五晶体管、第六晶体管、第七晶体管，其中，

所述第四晶体管的栅极连接控制端，第一极连接控制端，第二极连接第六晶体管的第一极；

所述第五晶体管的栅极连接第六晶体管的第一极，第一极连接控制端，第二极连接下拉节点；

所述第六晶体管的栅极连接上拉节点，第二极连接定电平端；

所述第七晶体管的栅极连接上拉节点，第一极连接下拉节点，第二极连接定电平端。

7.根据权利要求6所述的移位寄存器，其特征在于，所述下拉单元包括第八晶体管、第九晶体管，其中，

所述第八晶体管的栅极连接下拉节点，第一极连接上拉节点，第二极连接定电平端；

所述第九晶体管的栅极连接下拉节点，第一极连接输出端，第二极连接定电平端。

8.根据权利要求7所述的移位寄存器，其特征在于，

所有晶体管均为N型晶体管；

或者，

所有晶体管均为P型晶体管。

9.一种栅极驱动电路，包括多个级联的移位寄存器，其特征在于，所述移位寄存器为权利要求1至8中任意一项所述的移位寄存器，其中，

所述移位寄存器的输出端连接其下第一级移位寄存器的输入端；

所述移位寄存器的复位端连接其下第二级移位寄存器的上拉节点；

奇数级移位存器的时钟端连接第一时钟信号，偶数级移位存器的时钟端连接第二时钟信号；

奇数级移位存器的控制端连接第一控制信号，偶数级移位存器的控制端连接第二控制信号，在任意时刻，所述第一控制信号和第二控制信号中一个为高电平，另一个为低电平。

10.一种移位寄存器的驱动方法，其特征在于，所述移位寄存器为权利要求1至8中任意一项所述的移位寄存器，所述移位寄存器的驱动方法包括：

输入阶段，输入单元将输入端的信号引入上拉节点；

输出阶段，输出单元将时钟端的信号引入输出端；

复位阶段，复位单元将定电平端的信号引入上拉节点；

保持阶段，下拉单元将定电平端的信号引入输出端。