[发明专利]基于二维纠错码的内存加固方法及电路

说明书

本发明公开了一种基于二维纠错码的内存加固方法及电路，该方法将存储器分为程序存储区和数据存储区，对它们进行了分区加固，并根据存储区的各自特点通过存储器自诊断技术(Memory Self‑diagnose Method，MSDM)实现对存储内容的诊断和对错误的纠正，进行纠错报警。在纠错过程中，MSDM既可以纠正任意给定宽度内的连续故障和非连续故障；又可以判断存储器是否产生了超过纠错码纠错能力的故障。当存储器产生纠错码不能纠正的错误时，MSDM产生报警信号。

技术领域

本发明属于集成电路技术领域，特别涉及通过二维纠错码进行内存安全防护的方法及电路。

背景技术

集成电路已经应用于人民生活的各个领域，为了保证人身和财产安全，要求集成电路设备有很高的可靠性。存储器的可靠性对集成电路的可靠性有直接影响。经研究系统中绝大部分的失效是由存储器引起的。所以，提高存储器的可靠性对保证集成电路系统有较高可靠性和无故障运行非常重要。有以下几点原因。

首先，集成电路工艺尺寸和供电电压持续降低，存储器的抗干扰能力也随之减弱。存储器由于空间辐射环境和地面噪声环境而产生的软错误比以往更多、更容易。

其次，在集成电路中，相对与逻辑电路而言，存储器更容易受到环境影响而产生故障。在受到相同强度的干扰时，存储器比逻辑电路更容易产生故障。

再次，存储器在芯片中占有的面积较大，有些甚至占到了集成电路系统级芯片(SoC)60％以上的芯片面积。因此，存储器更容易受到干扰的影响。

最后，在存储器中，尤其是RAM中存储了CPU执行的程序和程序需要用到的数据。当程序和数据遭到破坏后，会严重影响CPU的执行，可能引起集成电路数据错误、指令错误、逻辑错误，甚至会导致软件程序执行故障或者系统崩渍。

针对存储器的防护设计既可以增加集成电路的使用寿命，也可以提高集成电路的可靠性，尤为重要。

目前，存储器的故障逐渐由单比特故障转变为多比特故障(Multiple BitUpsets，MBU)。这种情况下，针对多比特故障的内存加固技术受到广泛的重视。集成电路在正常工作时存储器的多比特故障遵循一定的故障率，即在一般情况下，固定时间内引起故障比特数小于一个固定的值。在一些特殊情况下，如攻击情况下，存储器的产生故障的比特数会大于故障率。

目前针对存储器多比特故障的防护研究已经开展的较为深入。其中，三模冗余(Triple Module Redundancy，TMR)是应用最广泛的硬件冗余防护方法，优点是速度快，且可以迅速提高系统的可靠性，缺点是面积和功耗都很大；刷洗(Scrubbing)是FPGA定期对RAM重新写一遍原来是数据的方法，可以保证RAM内容的可靠性且实现简单，但是会对系统性能产生一定影响；纠错码是一种检测、纠正数据在存储、传输过程中发生改变的强大技术，在应用中，汉明码是常用的纠错码，能修正一位、探测两位错误，但是无法修正多位翻转。

目前纠错方法都是针对特定的故障模型而设计的，它们的纠错能力都有限。所以它们都有一个致命缺点，就是无法判断存储器中的错误是否超过了自身的纠错能力。当存储器的错误已经超过了纠错方法的纠错能力时，现有的纠错方法都无法判断，而是将错误的数据按照纠错方法进行纠错。因为错误超过了纠错能力，所以，纠错的结果也是错误的。由于无法判断该结果是错误的，所以，这个错误的结果往往会被系统当作是正确的指令或数据，参与执行。从而导致系统失效等问题。

目前的纠错方法已经难以满足存储器的应用需求。急需一种在存储器产生严重错误，且错误超过了自身的纠错能力时，能评估故障类型和纠错能力，并发出报警信号通知系统的纠错方法。

发明内容