[发明专利]封装结构

说明书

技术领域

本公开涉及一种封装结构，特别是涉及一种具有至少部分露出的导电单元的封装结构。

背景技术

覆晶封装(flip chip packaging)描述了将晶粒(die)电性连接至封装载体(carrier)的方法。例如基板或导线架(leadframe)的封装载体提供了从晶粒至封装体外部的连接。在标准封装工艺中，使用导线形成晶粒与载体之间的内连接。晶粒以面朝上贴附于载体，之后，将导线先与晶粒接合，再环绕并接合至载体。一般来说，导线的长度介于1-5厘米，直径介于15-35微米。

与之不同，在覆晶封装中，通过直接置于晶粒表面的导电凸块(bump)形成晶粒与载体之间的内连接。将含凸块的晶粒翻转面朝下放置，使凸块直接连接于载体。一般来说，凸块的高度介于60-100微米，直径介于80-125微米。覆晶连接(flip chip connection)一般以两种方式形成:使用焊锡(solder)或使用导电粘着剂。

覆晶内连接(flip chip interconnection)的使用提供了使用者许多可能的优点:信号电感减小，因内连接长度大幅缩短(0.1厘米vs 1-5厘米)，使得信号路径的电感大幅降低，此为高速通讯与切换装置的关键因素；电力/接地电感减小，可将电力直接引入晶粒核心，不须被路由至边缘，此可大幅降低核心电力的杂讯，提高硅的效能；信号密度高，可使用晶粒的整个表面作为内连接，而不仅限于边缘，此类似于QFP封装与BGA封装之间的比较，因覆晶方式可连接晶粒表面，使其在相同晶粒尺寸上可支撑数量庞大的内连接；以及晶粒微缩，相对于受焊垫限制的晶粒(晶粒尺寸由接合垫所须的边缘空间所决定)，可减小晶粒尺寸，节省硅成本。

此外，相对于传统以打线接合(wire bonding)贴覆晶粒的方法，高功率封装以及例如金氧半场效晶体管(MOSFETs)、绝缘闸双极晶体管(insulated gate bipolar transistors，IGBTs)、以及切换差分输出结构(switched output differential structure，SODs)的分离装置使用铜夹片(copper clip)将晶粒连接至基础基板及/或导线架。夹片接合技术(clip bonding technology)以实心铜桥(solid copper bridge)取代晶粒与导线架之间的标准打线接合连接。

然而，在夹片接合封装(clip bonding package)中使用的实心铜桥(例如:铜夹片)亦被封装材料所包覆封装，导致被封装的铜夹片的散热效果不佳。

因此，开发一种利用覆晶及夹片接合技术所形成且可实现良好散热效果的封装结构是众所期待的。

发明内容

本公开的一实施例提供一种封装结构，包括一导线架、一装置、一导电单元及一封装材料，导线架包括多个连接部；装置包括一基板、一主动层、以及多个电极，该主动层设置于该基板上，多个所述电极设置于该主动层上，其中该装置的多个所述电极连接该导线架的多个所述连接部；导电单元具有一第一侧与一第二侧，其中该导电单元的该第一侧连接该装置的该基板，以及该导电单元连接该导线架的多个所述连接部的至少其中之一；封装材料覆盖该装置与该导线架，其中该导电单元的该第二侧露出于该封装材料。

在部分实施例中，该导线架的多个所述连接部包括一第一连接部与一第二连接部，该第一连接部连接该装置中具有高电位的该电极，该第二连接部连接该装置中具有低电位的该电极。

在部分实施例中，该装置包括一横向功率元件(lateral power component)。

在部分实施例中，多个所述电极包括一源极电极与一漏极电极。

在部分实施例中，该源极电极连接该导线架的该第二连接部，以及该漏极电极连接该导线架的该第一连接部。

在部分实施例中，该导电单元包括铜。

在部分实施例中，该导电单元连接该导线架的该第二连接部。

在部分实施例中，本公开封装结构还包括一重分布层，设置于该装置的多个所述电极与该导线架的多个所述连接部之间。

在部分实施例中，该重分布层包括一绝缘层与一金属层，该金属层设置于该绝缘层上。

在部分实施例中，该导电单元包括一夹片(clip)。