[发明专利]基于线路移位的金属线布局

说明书

本发明涉及基于线路移位的金属线布局，其提供一种对半导体装置进行后段制程(BEOL)处理的方法，包括针对该半导体装置的金属化层的金属线提供布局，判定所提供布局中的半隔离金属线，以及移位该受判定的半隔离金属线的至少一部分。

技术领域

基本上，本发明是关于集成电路领域，并且尤指后段制程(BEOL)处理方面金属线的形成。

背景技术

诸如CPU、储存装置、ASIC(特定应用集成电路)及类似的先进集成电路在制作时，需要根据已指定的电路布局(layout)，在给定芯片面积上形成大量电路组件。在各式各样的电子电路中，场效应晶体管代表一种重要类型的电路组件，其实质决定此等集成电路的效能。大体上，目前经实践用于形成场效应晶体管(FET)的制程技术有复数种，其中，针对许多类型的复杂电路系统而言，金属氧化物半导体(MOS)技术鉴于运作速度及/或功率消耗及/或成本效益，由于特性优越，是目前最有前途的方法其中一者。于使用例如互补式MOS(CMOS)技术制作复杂集成电路期间，举例来说，数百万个N通道晶体管及/或P通道晶体管是在包括结晶半导体层的衬底上形成。

此半导体制造程序典型为包括两个主要成份，即包括在半导体衬底上形成半导体装置(晶体管等)的多层程序在内的前段制程(FEOL)、以及包括已形成半导体装置后进行金属化在内的后段制程(BEOL)。半导体装置适当的电连接通过多个金属化层来完成。各金属化层由针对电气完整性在一或多个介电层间合夹的金属线网格所组成。事实上，制造程序涉及多个金属化层。举例来说，在形成铜基金属化层方面，所谓的嵌入或镶嵌技术目前生成金属线及贯孔的较佳制造方法。为此，沉积并图案化典型为低k介电质所构成的介电层，以便根据设计要求接收沟槽及贯孔。

晶圆上IC结构的形成通常是通过用于将掩模版(掩模，本文中互换使用这两个词汇)的图案转移至晶圆的光刻程序来促成。通过使光能通过配置成令所欲图案在光阻层上成像的掩模，图案可由布置于晶圆上的光阻层所形成。结果是，图案转移至光阻层。在光阻充分曝露的区域中，并且在显影周期之后，光阻材料变为可溶而可遭受移除，以便选择性曝露下面层件(例如：半导体层、金属或含金属层、介电层、硬掩模层等)。光阻层未曝露至阈值量的光能的部分将不会遭受移除，并且作用是要在晶圆进一步处理(例如，蚀刻此下面层件的已曝露部分、将离子植入晶圆等)期间保护此下面层件。之后，可将光阻层的剩余部分移除。可使用互补式负型阻剂程序作为所述正型阻剂程序的替代方案。

然而，至少从45nm节点开始，掩模上的最小特征尺寸已达到次波长尺寸。所以，曝照程序期间出现因光学绕射由能量强度的非均匀性所造成的所谓光学邻近效应。因此，光学邻近校正用于解决此光学邻近效应所造成的图案变形。因光刻程序聚焦及曝照变异而出现的光学邻近效应使设计布局有部分以桥接、颈缩、线端缩短等形式产生热点。由于形成热点，印刷电路可能无法符合某些规格，从而降低生产良率。

为了减少光学邻近效应所造成的图案变形(热点形成)，已运用光学邻近校正(optical proximity correction；OPC)。OPC使用对光学邻近效应的理解来校正待转移到晶圆上的目标图案的布局的程序。基本上，目前的OPC技术涉及执行计算机模拟，其取用具有所欲图案相关信息的初始数据集，并且操纵此数据集以得出已校正数据集，尝试补偿上述考虑因素。接着，可根据此已校正数据集来施作掩模版(reticle)。形成的掩模版可包括新增至线端的“锤头”或“衬线”，用以将其有效针对地锚定并且减少拉回。此外，可将完全独立且非可分解辅助特征新增至掩模，此等特征用意在于修改近旁主要特征的空中影像以增强此主要特征的可打印性及制程允差。此类特征可提供的形式可为散射条。