[发明专利]元件芯片及其制造方法在审
| 申请号: | 201710082552.5 | 申请日: | 2017-02-15 |
| 公开(公告)号: | CN107180746A | 公开(公告)日: | 2017-09-19 |
| 发明(设计)人: | 水野文二;置田尚吾;松原功幸;针贝笃史;广岛满 | 申请(专利权)人: | 松下知识产权经营株式会社 |
| 主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/56;H01L23/00;H01L23/28 |
| 代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 吴秋明 |
| 地址: | 日本国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 元件 芯片 及其 制造 方法 | ||
1.一种元件芯片的制造方法,包括:
准备基板的工序,所述基板具备第1主面以及第2主面,并且具备作为半导体层的第1层和包含形成在所述第1层的所述第1主面一侧的绝缘膜的第2层,所述基板具备多个元件区域和划定所述元件区域的分割区域;
激光切割工序,在用支承构件支承了所述第2主面的状态下,从所述第1主面一侧对所述分割区域照射激光,从而将所述基板分割为具备所述元件区域的多个元件芯片,并且在所述元件芯片的端面形成损伤区域;
保护膜沉积工序,在所述激光切割工序之后,使保护膜沉积在所述第1主面以及所述元件芯片的端面;和
保护膜蚀刻工序,在所述保护膜沉积工序之后,通过将所述元件芯片暴露于等离子体而各向异性地蚀刻所述保护膜,从而除去沉积在所述第1主面的所述保护膜,并且使覆盖所述损伤区域的所述保护膜残留。
2.一种元件芯片,具备第1层和第2层,所述第1层是半导体层并且具备层叠面和层叠面的相反侧的面,所述第2层包含层叠在所述层叠面上的绝缘膜,
所述元件芯片还具备:
损伤区域,其形成在所述第1层以及所述第2层的端面;和
保护膜,其形成在所述第1层以及所述第2层的端面并且被覆所述损伤区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下知识产权经营株式会社,未经松下知识产权经营株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710082552.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





