[发明专利]ESD保护电路

说明书

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种超低功耗的ESD(Electronic Static Discharge静电释放)保护电路。

背景技术

通常RC触发的ESD钳位电路(即图1中的rc_clamp，也称为RC触发的ESD保护电路)如图1所示。主要由RC和反向器组成ESD检测电路，NMOS的ESD泄放晶体管BigNMOS(大尺寸的NMOS)是ESD电流泄放的主要器件。当ESD检测电路侦测到ESD脉冲时，ESD泄放晶体管BigNMOS栅极上的ESD信号处于“1”状态，ESD泄放晶体管BigNMOS被触发开启，泄放ESD电流。当电路处于正常工作状态的时候，ESD泄放晶体管BigNMOS栅极上的ESD信号处于“0”状态，ESD泄放晶体管BigNMOS被关闭，电路消耗I_off电流。

现在许多产品对整个芯片的ESD要求越来越高，那么在电源和地之间放置的rc_clamp越来越多，如图2所示。这就导致了整个芯片当中由ESD保护电路消耗的功耗越来越高。

发明内容

本发明要解决的技术问题是提供一种ESD保护电路，能有效降低ESD保护电路消耗的功耗。

为解决上述技术问题，本发明的ESD保护电路，包括：

ESD检测电路，用于检测ESD脉冲信号，并输出ESD信号；

负电荷泵，与所述ESD检测电路相连接，用于产生负电压，并用该负电压控制ESD泄放电路的关态电流I_off；

ESD泄放电路，与所述ESD检测电路相连接，用于泄放ESD电流。

在ESD泄放管的栅极加上一个负电压使MOS管处在一个深关闭状态，此时NMOS的关态电流I_off会比常规的关态电流I_off(栅极电压为0)要小至少一个数量级，能有效降低ESD保护电路消耗的功耗；所以在高ESD能力超低功耗的产品当中这是一个非常优化的方案。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的ESD保护电路原理图；

图2是图1所示ESD保护电路在集成电路芯片中的应用示意图；

图3是改进的ESD保护电路一实施例原理图；

图4是图3所示ESD保护电路在集成电路芯片中的应用示意图。

具体实施方式

图3是本发明的一实施例，一改进的超低功耗的RC触发的ESD保护电路(即图4中的Rc_clamp_ull，或称为“超低功耗的RC触发的ESD钳位电路”)，包括：ESD检测电路、负电荷泵和ESD泄放电路。在该实施例中所述ESD泄放电路为一晶体管NMOS晶体管，即ESD泄放晶体管BigNMOS。该ESD泄放晶体管BigNMOS是一种大尺寸的NMOS晶体管。

本实施例利用负电荷泵产生的负电压来控制ESD泄放晶体管BigNMOS关态电流I_off。

在ESD事件到来的状态下，第一PMOS晶体管MP1导通，负电荷泵关闭，ESD泄放晶体管BigNMOS的栅极端电压被拉高，ESD泄放晶体管BigNMOS开启，泄放ESD电流。

在正常工作状态下，第一PMOS晶体管下MP1关闭，负电荷泵工作产生一个负电压，ESD泄放晶体管BigNMOS的栅极端电压被拉到一个负电压，ESD泄放晶体管BigNMOS不能触发，处于一种深关闭状态，关态电流I_off非常小。

目前业界芯片的rc_clamp设计是把中ESD检测电路和ESD泄放器件做为一个整体模块根据需求重复放在IO环上面。本实施例当中由于负电荷泵本身会产生一定的功耗，而且一个电源域里面只需要一个负电荷泵就能满足要求，所以可以将含有负电荷泵的ESD检测电路和ESD泄放器件分离，将它们只放在一个模块当中，其他模块当中只有ESD泄放晶体管BigNMOS，如图4所示，将由含有负电荷泵的ESD检测电路产生的ESD信号作为一个共用信号送给分布在IO环上其他地方ESD泄放晶体管BigNMOS的栅极端。这样既能够不影响整个芯片的ESD能力，又能不增加额外的功耗。

在图3所示的实施例中，所述ESD检测电路包括第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第一NMOS晶体管NM1、第二NMOS晶体管NM2、电阻R1和电容C1。

第一PMOS晶体管PM1、第二PMOS晶体管PM2和第三PMOS晶体管PM3的源极以及电阻R1的一端与电源电压端VDD相连接。