[发明专利]ESD保护电路

权利要求书

1.一种ESD保护电路，包括：

一ESD检测电路，用于检测ESD脉冲信号，并输出ESD信号；其特征在于，还包括：

一负电荷泵，与所述ESD检测电路相连接，用于产生负电压，并用该负电压控制ESD泄放电路的关态电流I_off；

一ESD泄放电路，与所述ESD检测电路相连接，用于泄放ESD电流。

2.如权利要求1所述的ESD保护电路，其特征在于，

所述ESD检测电路，包括：第一PMOS晶体管(PM1)、第二PMOS晶体管(PM2)、第三PMOS晶体管(PM3)、第一NMOS晶体管(NM1)、第二NMOS晶体管(NM2)、一电阻(R1)和一电容(C1)；

第一PMOS晶体管(PM1)、第二PMOS晶体管(PM2)和第三PMOS晶体管(PM3)的源极以及电阻(R1)的一端与电源电压端VDD相连接；

电阻(R1的另一端与电容(C1)的一端、第三PMOS晶体管(PM3)的栅极和第一NMOS晶体管(NM1)的栅极相连接；电容(C1)的另一端接地；

第三PMOS晶体管(PM3)的漏极与第一NMOS晶体管(NM1)的漏极、第二PMOS晶体管(PM2)的栅极和第二NMOS晶体管(NM2)的栅极相连接；第一NMOS晶体管(NM1)的源极接地；

第二PMOS晶体管(PM2)的漏极与第二NMOS晶体管(NM2)的漏极和第一PMOS晶体管(PM1)的栅极相连接；第二NMOS晶体管(NM2)的源极接地；

所述负电荷泵的两输入端分别与第一PMOS晶体管(PM1)的栅极和漏极相连接；第一PMOS晶体管(PM1)的漏极作为输出端输出ESD信号；

所述ESD泄放电路为一NMOS的ESD泄放晶体管(BigNMOS)；所述ESD泄放晶体管(BigNMOS)的栅极与第一PMOS晶体管(PM1)的漏极相连接，其漏极与电源电压VDD相连接，其源极接地。

3.如权利要求2所述的ESD保护电路，其特征在于：在ESD事件到来的状态下，第一PMOS晶体管(MP1)导通，负电荷泵关闭，ESD泄放晶体管(BigNMOS)的栅极端电压被拉高，ESD泄放晶体管(BigNMOS)开启，泄放ESD电流。

4.如权利要求2所述的ESD保护电路，其特征在于：在正常工作状态下，第一PMOS晶体管下(MP1)关闭，负电荷泵工作产生一个负电压，ESD泄放晶体管(BigNMOS)的栅极端电压被拉到一个负电压，ESD泄放晶体管(BigNMOS)不能触发，处于关闭状态。

5.一种集成电路芯片，其特征在于：具有多个电路模块，其中一个电路模块中具有权利要求1或2所述的ESD保护电路，其余电路模块具有ESD泄放电路；具有ESD保护电路的电路模块，其中ESD检测电路产生的ESD信号作为一个共用信号送给分布在IO环上其他地方ESD泄放电路的输入端。