[发明专利]一种集成电路封装工艺

说明书

本发明提出了一种自由平面无引脚封装的集成电路封装工艺，结合了QFN和BGA封装技术的优势，可大量设计孤岛电极，显著增加集成电路封装I/O数，另外，通过黑氧化或棕氧化工艺，不仅增强了顶电极和底电极之间的铜表面与封装树脂材料的结合，还对底部镀锡层进行腐蚀多孔化，使得底基板易于剥离和回收利用，有利于节约成本和绿色生产。

技术领域

本发明涉及一种集成电路封装工艺，本发明属于电子技术领域。

背景技术

方形扁平无引脚封装(Quad Flat No-lead Package，QFN)技术是一种重要的集成电路封装工艺，具有表面贴装式封装，焊盘尺寸小、体积小、占有PCB 区域小、元件厚度薄、非常低的阻抗、自感，可满足高速或者微波的应用等优点。由于底部中央的大面积裸露焊盘被焊接到PCB的散热焊盘上，使得QFN具有极佳的电和热性能。但缺点在于QFN中部向四周连续布线，线宽受限于铜厚、且难以设计孤岛电极，增加I/O数会带来的生产成本和可靠性问题，限制了芯片和PCB 板的设计自由度。相比较而言球栅阵列芯片封装技术(Ball GridArray.BGA) 可增加I/O数和间距，在设计上较QFN更为灵活，但工艺检修困难，对PCB板工艺要求更高，不适用于可靠性要求高的器件的封装及产业效率的提高。

发明内容

针对现有技术的不足，本发明提出了一种集成电路封装工艺，其特征在于：工艺过程包括：(1)在刚性基板上镀锡；(2)在锡层上涂覆感光材料，再通过图形转移露出线路槽；(3)在图形化区锡层露出部分镀底电极；(4)在底电极上继续镀铜层；(5)在铜层上镀顶电极；(6)去除剩余感光材料；(7)在铜层侧面修饰有机金属转化膜；(8)将芯片邦定在顶电极上并灌注封装树脂材料； (9)树脂固化成型后直接剥离镀锡基板，露出底电极，完成封装，镀锡基板可回收利用。

所述刚性基板材质为惰性金属、陶瓷、或刚性高分子材料，优选铜板、氧化铝基板、玻纤增强环氧树脂板、玻璃基板；

感光材料优选聚丙烯酸酯类的干膜、湿膜。

所述底电极为标准电极电势高于铜的金属材料，优选金、银、钯或其合金，顶电极为标准电极电势高于铜且易于焊接的金属，优选银、钯或其合金。

铜层侧面修饰有机金属转化膜优选采用棕氧化或黑氧化工艺在铜的表面反应来获取。

封装树脂材料优选环氧树脂。

本发明结合了QFN和BGA封装技术的优势，可大量设计孤岛电极，显著增加集成电路封装I/O数，另外，通过黑氧化或棕氧化工艺，不仅增强了顶电极和底电极之间的铜表面与封装树脂材料的结合，还对底部镀锡层进行腐蚀多孔化，使得底基板易于剥离和回收利用，不需要将整个基板完全腐蚀掉，有利于节约成本和绿色生产。

附图说明

图1采用本发明侧面金属镀层结构示意图。1-金属基板；2-焊锡层；3-底电极；4-铜层；5-顶电极。

图2采用本发明工艺流程图。a-刚性基板镀锡并涂覆感光材料；b-在图形化获得线路槽；c-镀底电极；d-镀铜层；e-镀顶电极；f-去除剩余感光材料并在铜层侧面修饰有机金属转化膜；g-邦线；h-灌注封装树脂；i-剥离镀锡基板。

具体实施方式

实施例1：

在FR4基板上镀锡层，锡层上涂覆聚丙烯酸酯干膜，通过曝光图形转移，露出线路槽；在图形化区锡层露出部分镀3μm银作为底电极，在银底电极上继续镀40μm铜层；在铜层上再镀3μm银作为顶电极，金属层侧面结构如图1所示。去除剩余聚丙烯酸酯干膜，将全部材料浸入硫酸-过氧化氢棕氧化溶液中使得铜表面生成有机金属转化膜并腐蚀锡层，在芯片邦定在顶电极上后灌注环氧封装树脂材料，最后，将镀锡FR4基板机械剥离露出银底电极完成封装。

实施例2：