[发明专利]具有金属塞的IC结构的制造

说明书

本发明涉及具有金属塞的IC结构的制造，其态样包括其中具有金属塞的集成电路(IC)结构及其形成方法。依据本发明的实施例的一种IC制造方法可包括：提供包括过孔的结构，该过孔在其中包括块体半导体材料，其中，该过孔还包括自该过孔的顶部表面延伸至该过孔的内部表面的腔体，以及其中，该块体半导体材料的一部分定义该腔体的至少一个侧壁；在该过孔上形成第一金属层级，其中，该第一金属层级包括位于该过孔的该腔体上方的接触开口；在该腔体内形成至该过孔的该表面的金属塞，以使该金属塞共形接触该腔体的侧壁以及该过孔的该内部表面，其中，该金属塞位于该过孔的外部侧壁的横向远侧；以及在该第一金属层级的该接触开口内形成接触。

技术领域

本文中所揭示的发明主题涉及用以将产品的一个或多个装置层与同一产品的一个或多个金属层连接的集成电路(integrated circuit；IC)结构。尤其，本发明的态样涉及在其局部互连层内形成有一个或多个金属塞的IC结构。

背景技术

特定装置的各IC可由位于IC的一个或多个层上的数十亿互连装置例如晶体管、电阻器、电容器以及二极管组成。其中包括IC的产品的质量及可行性可至少部分依赖于用以制造该IC以及其中各种组件的结构的技术。IC的制造可包括两个主要阶段：前端工艺(front end of line；FEOL)制程以及后端工艺(back end of line；BEOL)制程。FEOL制程通常包括执行于晶圆上直到并包括形成第一“金属层级”(也就是将数个半导体装置连接在一起的金属线)的制程。BEOL制程通常包括形成第一金属层级之后的步骤，包括所有后续金属层级的形成。为了使所制造的装置具有较大的可扩展性及复杂度，可改变金属层级的数目以适合特定的应用，例如提供四至六个金属层级，或者在另外的例子中提供多达16个或更多的金属层级。为了将FEOL制程中所形成的组件与BEOL制程中所形成的组件连接，在该FEOL制程中所制造的组件上可形成局部互连(local interconnect；LI)层，接着将BEOL制程中所制造的组件沉积和/或结合至该LI层上。

FEOL制程中所制造的组件可通过使用垂直金属线(也被称为“过孔”)与BEOL制程中所形成的组件电性互连。除其它中间金属层级和/或由介电材料构成的绝缘体层以外，各过孔可穿过一个或多个介电材料区域。过孔可带来重大的制造挑战，因为影响该过孔的电性短路可影响整个产品的操作。在一些情况下，过孔上的电阻量可能基于用以制造该过孔和/或其相邻组件或层的制程而变化。因此，IC产品制造中的制程改进可与降低LI层以及其它地方的潜在缺陷的数目有关，同时保持制程简单并降低制造IC所需的步骤的总数。

发明内容

本发明的第一实施例提供一种形成集成电路(integrated circuit；IC)结构的方法，该方法包括：提供包括过孔的结构，该过孔在其中包括块体半导体材料，其中，该过孔还包括自该过孔的顶部表面延伸至该过孔的内部表面的腔体，以及其中，该块体半导体材料的一部分定义该腔体的至少一个侧壁；在该过孔上形成第一金属层级，其中，该第一金属层级包括位于该过孔的该腔体上方的接触开口；在该腔体内形成至该过孔的该表面的金属塞，以使该金属塞共形接触该腔体的侧壁以及该过孔的该内部表面，其中，该金属塞位于该过孔的外部侧壁的横向远侧；以及在该第一金属层级的该接触开口内形成接触。

本发明的第二实施例提供一种形成IC结构的方法，该方法包括：提供包括过孔的结构，该过孔在其中包括块体半导体材料，其中，该过孔还包括自该过孔的顶部表面延伸至该过孔的内部表面的腔体，以及其中，该块体半导体材料的一部分定义该腔体的至少一个侧壁；在该腔体内形成至该过孔的该表面的金属塞，以使该金属塞共形接触该腔体的侧壁以及该过孔的该内部表面，其中，该金属塞位于该过孔的外部侧壁的横向远侧；以及在该结构上形成第一金属层级，以使该第一金属层级内的接触与该金属塞电性耦接。