[发明专利]一种具有高性能的半导体器件及制造方法

权利要求书

1.一种高性能的半导体器件，其特征在于，所述半导体器件包括结型势垒肖特基二极管，所述结型势垒肖特基二极管的远离表面区域的P型杂质区域向下、向外扩张至N型外延层区使形成的PN结与同等注入宽度、同等掺杂深度的P型杂质区域形成的PN结相比增大，从而降低所述肖特基二极管的反向电场强度。

2.如权利要求1所述的高性能的半导体器件，其特征在于，所述远离表面区域的P型杂质区域增大后的底部截面形状为曲面，用于优化所述肖特基二极管的反向击穿电压。

3.如权利要求1所述的高性能的半导体器件，其特征在于，所述结型势垒肖特基二极管是硅二极管或氮化镓二极管。

4.如权利要求1所述的高性能的半导体器件，其特征在于，所述结型势垒肖特基二极管是碳化硅二极管，所述碳化硅二极管正面由上至下的包括肖特基电极、欧姆电极、面积增大的P型杂质区、N型外延层区、N型衬底区,背面包括背面电极。

5.如权利要求4所述的高性能的半导体器件，其特征在于，所述肖特基电极为钛、镍金属；所述欧姆电极是镍或铝多层金属；所述P型杂质区是铝或硼的掺杂区；N型外延层和N型衬底区为氮掺杂区；背面金属电极为钛、镍、银组成的多层金属层。

6.一种制备如权利要求1-5任一所述的高性能的半导体器件的方法，其特征在于，包括以下步骤：

S1：在半导体表面形成沟槽；

S2：在器件表面形成二氧化硅掩蔽层并刻蚀器件沟槽底部二氧化硅，使沟槽底部器件表面露出；

S3：使用反应离子刻蚀法进行器件刻蚀，加深沟槽深度，使所述P杂质区域面积向下扩张；

S4：将具有倾斜角度的离子注入沟槽底部，对沟槽底部进行多次注入掺杂，使所述P杂质区域面积向外扩张；

S5：刻蚀掉沟槽侧壁及表面的二氧化硅层，进行P杂质区淀积，填充沟槽区；再将淀积的P杂质区进行研磨，磨至N杂质区；

S6：进行多层欧姆接触金属的淀积和肖特基金属电极的淀积；用蒸发或溅射方式形成背面金属接触。

7.如权利要求6所述的制造高性能的半导体器件的方法，其特征在于，S1中所述沟槽的深度为0.2μm～0.5μm，宽度为1μm～4μm；S2中所述掩蔽层厚度为300nm～600nm；S3中所述加深后的沟槽深度为0.8μm～4μm。

8.如权利要求6所述的制造高性能的半导体器件的方法，其特征在于，S4中所述倾斜角度与所述掩蔽层厚度T、所述沟槽宽度W和所述加深后的沟槽深度L有关，其倾斜角度所述倾斜角度为离子注入入射方向和晶圆表面垂线的夹角。

9.如权利要求6所述的制造高性能的半导体器件的方法，其特征在于，S4中所述离子注入的能量为60keV～350keV，离子注入完成后在1600°～1670°的温度下退火。

10.如权利要求6所述的制造高性能的半导体器件的方法，其特征在于，S5中所述填充沟槽去的掺杂浓度为5e18～2e19/cm2。