[发明专利]减小的接触电阻的自对准接触金属化

权利要求书

1.一种集成电路，包括：

直接位于p型源极区和p型漏极区的至少一部分上的p型锗；以及

直接位于n型源极区和n型漏极区的至少一部分上的n型III-V半导体材料，

其中，所述n型III-V半导体材料包括具有大于0.5eV的带隙的III-V材料以及IV族掺杂剂。

2.如权利要求1所述的集成电路，包括：

在所述p型源极区和所述p型漏极区之间的对应的沟道区；以及

在所述n型源极区和所述n型漏极区之间的对应的沟道区。

3.如权利要求2所述的集成电路，还包括：

在每个沟道区之上的栅极电极，其中栅极电介质位于每个栅极电极和对应的沟道区之间。

4.如权利要求2所述的集成电路，还包括：

绝缘材料，所述绝缘材料具有在所述p型源极/漏极区和所述n型源极/漏极区中的每者之上的接触沟槽，其中所述n型III-V半导体材料完全处于在所述n型源极/漏极区之上的接触沟槽之内。

5.如权利要求4所述的集成电路，其中所述p型锗完全处于在所述p型源极/漏极区之上的接触沟槽之内。

6.如权利要求2所述的集成电路，还包括体硅衬底。

7.如权利要求6所述的集成电路，其中所述p型源极/漏极区是硅或锗或硅锗合金。

8.如权利要求6所述的集成电路，其中所述n型源极/漏极区是硅或锗或硅锗合金。

9.如权利要求1所述的集成电路，其中所述n型III-V半导体材料包括铝、镓、铟、磷、砷和锑中的至少一种。

10.如权利要求1所述的集成电路，其中所述p型源极/漏极区和所述n型源极/漏极区具有平面扩散区。

11.如权利要求1所述的集成电路，其中所述p型源极/漏极区和所述n型源极/漏极区具有鳍形扩散区。

12.如权利要求1所述的集成电路，其中所述p型源极/漏极区和所述n型源极/漏极区具有线路形扩散区。

13.如权利要求1所述的集成电路，其中所述p型源极/漏极区和所述n型源极/漏极区中的每者都与沟道区相关联，并且所述p型源极/漏极区和所述n型源极/漏极区中的至少一些相对于它们对应的沟道区是凸起的。

14.如权利要求1所述的集成电路，还包括：

在所述p型锗和所述n型III-V半导体材料之上的接触电阻减小金属；以及

在所述接触电阻减小金属上的源极/漏极金属接触插塞。

15.一种集成电路，包括：

多个半导体鳍状物，各鳍状物具有沟道区；

相邻于对应的沟道区的p型源极/漏极区；

相邻于对应的沟道区的n型源极/漏极区；

直接位于所述p型源极/漏极区的至少一部分上的p型锗；以及

直接位于所述n型源极/漏极区的至少一部分上的n型III-V半导体材料，

其中，所述n型III-V半导体材料包括具有大于0.5eV的带隙的III-V材料以及IV族掺杂剂。