[发明专利]一种栅极驱动电路及其驱动方法、显示装置

说明书

本发明实施例提供一种栅极驱动电路及其驱动方法、显示装置，涉及显示技术领域，能够实现多个像素分辨率的转换。栅极驱动电路包括N个级联的移位寄存器单元。每依次级联的S个移位寄存器单元构成一个驱动组。每个移位寄存器单元包括控制子单元以及至少两个缓冲子单元。同一个驱动组中的任意两个缓冲子单元的时钟信号端连接不同的系统时钟信号端。同一个移位寄存器单元中的控制子单元和缓冲子单元的时钟信号端连接不同的系统时钟信号端。

技术领域

本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及其驱动方法、显示装置。

背景技术

显示装置，例如LCD(Liquid Crystal Display，液晶显示装置)包括相互对盒的阵列基板和彩膜基板。其中，阵列基板包括横纵交叉的多条栅线和多条数据线，每一条栅线和一条数据线交叉界定一个亚像素。在此情况下，当栅线和数据线的数目和间距决定了显示装置的固有分辨率。

随着高清技术的不断发展，为了满足高清画面的显示要求，显示装置的固有分辨率越来越高。然而，在实际显示过程中，当待显示画面的分辨率低于显示装置的固有分辨率时，如果显示装置仍然以固有分辨率进行显示，将造成不必要的显示能耗。

发明内容

本发明的实施例提供一种栅极驱动电路及其驱动方法、显示装置，能够实现多个像素分辨率的转换。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种栅极驱动电路，用于向栅线输出扫描信号，所述栅极驱动电路包括N个级联的移位寄存器单元；每依次级联的S个移位寄存器单元构成一个驱动组；其中，N＞S≥1，N，S为正整数；每个移位寄存器单元包括控制子单元以及与所述控制子单元相连接的至少两个缓冲子单元，每个缓冲子单元的信号输出端连接一行所述栅线；其中，同一个所述驱动组中的任意两个缓冲子单元的时钟信号端连接不同的系统时钟信号端；同一个所述移位寄存器单元中的控制子单元和缓冲子单元的时钟信号端连接不同的系统时钟信号端。

优选的，所述驱动组包括依次级联的第一移位寄存器单元、第二移位寄存器单元、第三移位寄存器单元；所述第一移位寄存器单元、所述第二移位寄存器单元以及所述第三移位寄存器单元中的任意一个移位寄存器单元包括第一缓冲子单元、第二缓冲子单元、第三缓冲子单元以及第四缓冲子单元；所述第一移位寄存器单元中的第一缓冲子单元、第二缓冲子单元、第三缓冲子单元、第四缓冲子单元的时钟信号端分别连接第一系统时钟信号端、第二系统时钟信号端、第三系统时钟信号端以及第四系统时钟信号端；所述第二移位寄存器单元中的第一缓冲子单元、第二缓冲子单元、第三缓冲子单元、第四缓冲子单元的时钟信号端分别连接第五系统时钟信号端、第六系统时钟信号端、第七系统时钟信号端以及第八系统时钟信号端；所述第三移位寄存器单元中的第一缓冲子单元、第二缓冲子单元、第三缓冲子单元、第四缓冲子单元的时钟信号端分别连接第九系统时钟信号端、第十系统时钟信号端、第十一系统时钟信号端以及第十二系统时钟信号端；所述第一移位寄存器单元、所述第二移位寄存器单元以及所述第三移位寄存器单元中的任意一个移位寄存器单元中控制子单元包括两个时钟信号端，分别为第一时钟信号端和第二时钟信号端；所述第一移位寄存器单元中控制子单元的第一时钟信号端和第二时钟信号端分别连接所述第八系统时钟信号端和第九系统时钟信号端；所述第二移位寄存器单元中控制子单元的第一时钟信号端和第二时钟信号端分别连接所述第十二系统时钟信号端和第一系统时钟信号端；所述第三移位寄存器单元中控制子单元的第一时钟信号端和第二时钟信号端分别连接所述第四系统时钟信号端和第五系统时钟信号端。