[发明专利]自动检测与清除集成电路设计中功能性木马的方法和装置

说明书

关于使用在先申请的受益声明

本申请要求受益于美国临时专利申请62/281,738，题为“检测，定位，并修正数字电路中的硬件木马”，临时专利申请时间为2016年1月22日，该申请的内容通过引用以其整体并入本文。

技术领域

本发明涉及一般电路设计，尤其涉及提高电路安全性的方法和装置。

背景技术

现代电路(诸如集成电路(IC))是非常复杂的。例如，平均台式计算机芯片可以具有超过10亿个晶体管。由于复杂性和高成本，IC设计经常外包给第三方来完成电路设计。这种外包方式为攻击者提供了通过引入恶意更改或硬件木马(HT)来损坏设计的IC的机会，这导致严重的安全问题，特别是对于诸如军事应用方面的关键应用。HT可能对嵌入HT的电路造成故障或破坏，降低电路可靠性和泄漏机密信息。

目前亟需用于验证与提高电路安全性的新方法和装置。

发明内容

本文提出了一个示例性实施例，其提供了一种在算术电路中检测，定位和屏蔽功能性硬件木马(HT)以提高电路安全性的方法。该方法通过比较标准算术电路(称为第一网表)与被HT侵害电路(称为第二网表)从而检测与消除第二网表中的HT。

本文分别从第一网表和第二网表中提取算术宏模块，然后对于提取的算术宏模块进行比较。利用算术宏模块来定位第二网表中HT的位置，并且在第二网表中加入补丁电路来屏蔽HT以提高电路安全性。

本来同时讨论了其他示例性实施例。

附图说明

图1示出了根据示例性实施例的在电路设计过程期间硬件木马(HT)植入的情况的图。

图2A示出了根据示例性实施例的门级(GTL)电路图。

图2B示出了根据示例性实施例的GTL电路中的HT注入后的电路图。

图2C示出了根据示例性实施例的修正后的GTL电路图。

图2D示出了根据示例性实施例的HT诊断报告。

图3示出了根据示例性实施例的示例方法的流程图。

图4A示出了根据示例性实施例的乘法器的组成图。

图4B示出了根据示例性实施例的乘法器的组成图。

图5示出了根据示例性实施例的XOR森林的示意图。

图6示出了根据示例性实施例的示例逆向工程技术的流程图。

图7A示出了根据示例性实施例的检查网表的示意图。

图7B示出了根据示例性实施例的目标网表的示意图。

图7C示出了根据示例性实施例的剪枝后的网表示意图。

图8A示出了根据示例性实施例的在添加补丁电路之前的示意图。

图8B示出了根据示例性实施例的在添加补丁电路之后的示意图。

图9A示出了根据示例性实施例的在添加保守类补丁之前的示意图。

图9B示出了根据示例性实施例的在添加保守类补丁之后的示意图。

图10A示出了根据示例性实施例的在添加激进类补丁之前的示意图。

图10B示出了根据示例性实施例的在添加激进类补丁之后的示意图。

图11A示出了根据示例性实施例的在使用Add-First重新布线变换优化补丁电路之前的电路图。

图11B示出了根据示例性实施例的在使用Add-First重新布线变换优化补丁电路之后的电路图。

图12A示出了根据示例性实施例的在使用Cut-First重新布线变换优化补丁电路之前的电路图。

图12B示出了根据示例性实施例的在使用Cut-First重新布线变换优化补丁电路之后的电路图。

图13示出了根据示例性实施例的测试用例信息表格。

图14示出了根据示例方法的实验结果表格。

图15示出了根据示例性实施例得到的计算机系统

具体实施方式

示例性实施例涉及提高电路安全性的方法和装置。

电路(例如集成电路(IC))或芯片设计和制造是非常复杂的。现代IC通常包括数百万个微型电子部件，例如门，晶体管和二极管(例如，现在平均台式计算机芯片可以具有超过10亿个晶体管)，这使得人们不可能利用纸笔或手动地设计这样的电路或芯片。通常采用诸如安装对应软件(诸如电子设计自动化(EDA)或计算机辅助设计(CAD)工具)的计算机设备或系统的硬件来完成这些任务。