[发明专利]自动检测与清除集成电路设计中功能性木马的方法和装置

权利要求书

1.一种由计算机系统执行的用于检测、定位和掩蔽算术电路中的功能硬件木马HT以提高电路安全性的方法，所述方法包括：

提供所述算术电路的第一网表；

提供所述算术电路的第二网表，其中所述第二网表被HT篡改；

由所述计算机系统从所述第一网表提取算术宏以获得第一多个算术宏；

由所述计算机系统从所述第二网表提取算术宏以获得第二多个算术宏；

由所述计算机系统通过比较所述第一多个算术宏与所述第二多个算术宏来检测所述HT；

由所述计算机系统利用功能性工程变更ECO引擎来定位所述第二网表中的HT；和

由所述计算机系统利用所述ECO引擎，通过在所述第二网表中添加补丁电路以获得补丁网表来掩蔽所述HT，从而提高所述算术电路的安全性。

2.根据权利要求1所述的方法，其中所述第一网表是从所述算术电路的寄存器传送级RTL正确网表综合得到的门级GTL网表。

3.根据权利要求1所述的方法，还包括，对于所述算术电路的所述第一网表和所述第二网表中的每一个：

由所述计算机系统识别多个2输入异或XOR子电路；

由所述计算机系统基于一个XOR子电路的输出能作为另一XOR子电路的输入，建立多个XOR树；

由所述计算机系统根据所述多个XOR树确定1位加法器和1位加法器的进位(carry)信号；

由所述计算机系统通过连接多个1位加法器，从而建立1位加法器图；和

由所述计算机系统确定一个或多个1位加法器图中每一个的算术函数和算术边界，使得多个算术宏被提取。

4.根据权利要求1所述的方法，其中所述第一多个算术宏由部分A1和部分B1组成，并且所述第二多个算术宏由部分A2和部分B2组成，并且其中部分A1和部分A2在功能上等效，部分B1和部分B2在功能上是非等效的，

其中所述方法还包括：

由所述计算机系统从所述第二多个算术宏中剪枝所述部分A2，使得所述HT被确定为位于所述第二多个算术宏的所述部分B2中。

5.根据权利要求1所述的方法，其中所述补丁电路是保守类补丁电路与激进类补丁电路中的一种。

6.根据权利要求1所述的方法，还包括：

由所述计算机系统通过用逻辑重新布线转换优化所述补丁电路以最小化所述补丁电路大小，从而改进所述补丁电路。

7.根据权利要求1所述的方法，还包括由所述计算机系统执行以使所述补丁电路的大小最小化的补丁优化，其中所述补丁优化包括Add-First重新布线变换和Cut-First重新布线变换。

8.根据权利要求1所述的方法，还包括：

通过所述计算机系统利用Add-First重新布线变换和Cut-First重新布线变换来优化所述补丁电路以减小所述补丁电路的大小，

其中所述Add-First重新布线转换包括将冗余连接线添加到所述补丁电路中，使得所述补丁电路中的一个或多个连接线和/或一个或多个逻辑门变得冗余和可移除；和

其中所述Cut-First重新布线变换包括从所述补丁电路中移除连接线以产生错误，随后添加一个或多个连接线进行错误校正，使得产生具有更少逻辑门和连接线的冗余补丁电路。

9.一种在算术电路中检测、定位和掩蔽硬件木马HT以提高电路安全性的计算机系统，其中所述算术电路具有第一网表和第二网表，并且所述第二网表被HT篡改，所述计算机系统包括：

处理器；

其中存储有指令的非暂时性计算机可读介质，所述指令在被执行时使所述处理器：

从所述第一网表提取算术宏以获得第一多个算术宏；

从所述第二网表提取算术宏以获得第二多个算术宏；

通过将所述第一多个算术宏与所述第二多个算术宏进行比较来检测所述HT；

使用功能工程变更ECO引擎在第二网表中定位HT；和

通过在第二网表中添加补丁电路以获得补丁网表来掩蔽HT，使得HT不会对算术电路造成危害，从而提高算术电路的安全性。