[发明专利]一种硅的深沟槽形成方法和半导体结构在审
| 申请号： | 201710038632.0 | 申请日： | 2017-01-19 |
| 公开（公告）号： | CN106876322A | 公开（公告）日： | 2017-06-20 |
| 发明（设计）人： | 邹浩;丁振宇;夏爱华;刘志攀;陈幸 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/311;H01L29/06 |
| 代理公司： | 北京轻创知识产权代理有限公司11212 | 代理人： | 杨立,陈璐 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 深沟 形成 方法 半导体 结构 | ||
1.一种硅的深沟槽形成方法,其特征在于，包括以下步骤：
步骤1，在半导体硅晶片上沉积硬质掩膜层；
步骤2，对所述硬质掩膜层的预设区域进行刻蚀直到露出所述半导体硅晶片，在所述硬质掩膜层中形成至少一个纵切面为倒梯形的图形；
步骤3，以所述硬质掩膜层为掩膜刻蚀所述半导体硅晶片,在所述半导体硅晶片中与所述纵切面为倒梯形图形对应位置形成深沟槽；
步骤4，去除所述硬质掩膜层，直至露出半导体硅晶片的上表面。
2.根据权利要求1所述的一种硅的深沟槽形成方法，其特征在于，步骤1中，所述硬质掩膜层为PETEOS薄膜或氮化硅薄膜。
3.根据权利要求2所述的一种硅的深沟槽形成方法，其特征在于，步骤1中，当所述硬质掩膜层为PETEOS薄膜时，采用等离子体增强化学气相沉积方法沉积所述PETEOS薄膜；或者当所述硬质掩膜层为氮化硅薄膜时，采用低压化学气相沉积方法沉积所述氮化硅薄膜。
4.根据权利要求1所述的一种硅的深沟槽形成方法，其特征在于，步骤2中,采用干法刻蚀方法在所述硬质掩膜层中形成所述至少一个纵切面为倒梯形的图形。
5.根据权利要求1所述的一种硅的深沟槽形成方法，其特征在于，步骤3中，采用干法刻蚀方法在所述半导体硅晶片中形成所述深沟槽。
6.根据权利要求1～5任一所述的一种硅的深沟槽形成方法，其特征在于，所述倒梯形图形的底部宽度范围为35nm～100nm，所述倒梯形图形顶部宽度范围为125nm～200nm，所述倒梯形图形的高度范围为250nm～350nm。
7.根据权利要求6所述的一种硅的深沟槽形成方法，其特征在于，所述深沟槽的宽度范围为70nm～90nm，所述深沟槽的深度范围为2000nm～2500nm。
8.一种半导体结构，其特征在于，包括半导体硅晶片和利用权利要求1～7任一所述硅的深沟槽形成方法在所述半导体硅晶片上形成的深沟槽。
9.根据权利要求8所述的半导体结构，其特征在于，所述深沟槽的宽度范围为70nm～90nm，所述深沟槽的深度范围为2000nm～2500nm。
10.一种背照式CMOS传感器，其特征在于，包括权利要求8或9所述的半导体结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710038632.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：台阶形貌的工艺方法
- 下一篇：一种功率器件及其工艺方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
