[发明专利]降低逆向漏电流的SiCMOSFET组件及其制造方法

说明书

技术领域

本发明涉及一种SiC MOSFET组件及其制造方法，具体地，涉及一种降低逆向漏电流(reverse leakage current)的SiC MOSFET组件及其制造方法。

背景技术

在SiC(碳化硅)MOSFET功率组件的制造工艺上，在N型的SiC基板上沉积一个P型的Silicon(硅)，但是由于SiC和Silicon存在晶格和热膨不匹配的问题，在接口(junction interface)上存在很多结构性和电性上的缺陷(defect)，在逆向偏压时(reverse bias)由于空乏区(depletion region)的高电场发生在这个区域，接口缺陷所形成带隙陷阱(bandgap trap)因高电场所生成的少数载子电流会远大于传统silicon晶圆的逆向漏电流。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种降低逆向漏电流的SiC MOSFET组件及其制造方法，其改变空乏区和电场的分布，避免高电场出现在P型silicon接口的缺陷区域，因此可以降低组件的逆向漏电流。

根据本发明的一个方面，提供一种降低逆向漏电流的SiC MOSFET组件，其特征在于，包括金属层、绝缘层、源极层、P阱、多晶硅层、栅极绝缘层、P型植入区、N型碳化硅基板、N型漏极层，N型漏极层位于N型碳化硅基板的底端，栅极绝缘层、P型植入区都位于N型碳化硅基板的顶端，P型植入区位于P阱的下方，源极层、P阱都位于栅极绝缘层的侧面，源极层位于P阱的上方，多晶硅层位于栅极绝缘层内，源极层、多晶硅层、栅极绝缘层都位于绝缘层的下方，绝缘层位于金属层内。

本发明还提供一种降低逆向漏电流的SiC MOSFET组件的制造方法，其特征在于，包括以下步骤：

步骤一，N型漏极层位于N型基板的底端，在N型基板上沉积N型SiC，形成N型碳化硅基板；

步骤二，曝光显影后进行SiC蚀刻及P型离子植，在这里P型参杂浓度必须大于N型的SiC浓度，形成P型植入区；

步骤三，P型硅沉积，形成P阱；

步骤四，栅极沟槽曝光显影及蚀刻，形成栅极沟槽結構；

步骤五，蚀刻及光阻去除后沉积薄层N型多晶硅及氧化，形成栅极绝缘层；

步骤六，N型多晶硅沉积及回蚀刻，形成多晶硅层；

步骤七，源极N型重掺杂离子植入，形成源极层；

步骤八，介电层沉积及连接处曝光显影及蚀刻，形成绝缘层；

步骤九，金属层沉积曝光显影及蚀刻，形成金属层。

与现有技术相比，本发明具有如下的有益效果：本发明改变空乏区和电场的分布，避免高电场出现在P型silicon接口的缺陷区域，因此可以降低组件的逆向漏电流。本发明改善传统组件架构中高电场跨压于接口结构缺陷区域的问题，解决SiC组件中因SiC和Si晶格不匹配的而造成接口缺陷而造成高逆向漏电流和组件特性衰退的问题。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为现有技术在N型的SiC基板上沉积一个P型的Silicon的结构示意图。

图2为本发明降低逆向漏电流的SiC MOSFET组件的结构示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。

如图1所示，现有技术在N型的SiC基板1上沉积一个P型的Silicon2时，因为两者晶格结构和晶格系数的差异，在接口上会存在结构和电性的缺陷3，在逆向偏压时，由于PN结的特性，空乏区会从接口向两端延伸，而高电场主要跨压于接口结构缺陷区域，因此而增加逆向漏电流和影响组件特性。