[发明专利]降低逆向漏电流的SiCMOSFET组件及其制造方法在审

专利信息
申请号: 201710035516.3 申请日: 2017-01-18
公开(公告)号: CN106920834A 公开(公告)日: 2017-07-04
发明(设计)人: 廖奇泊;古一夫;陈俊峰;周雯 申请(专利权)人: 厦门芯晶亮电子科技有限公司
主分类号: H01L29/06 分类号: H01L29/06;H01L29/36;H01L29/78;H01L21/336
代理公司: 上海汉声知识产权代理有限公司31236 代理人: 郭国中
地址: 361028 福*** 国省代码: 福建;35
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 降低 逆向 漏电 sicmosfet 组件 及其 制造 方法
【权利要求书】:

1.一种降低逆向漏电流的SiC MOSFET组件,其特征在于,包括金属层、绝缘层、源极层、P阱、多晶硅层、栅极绝缘层、P型植入区、N型碳化硅基板、N型漏极层,N型漏极层位于N型碳化硅基板的底端,栅极绝缘层、P型植入区都位于N型碳化硅基板的顶端,P型植入区位于P阱的下方,源极层、P阱都位于栅极绝缘层的侧面,源极层位于P阱的上方,多晶硅层位于栅极绝缘层内,源极层、多晶硅层、栅极绝缘层都位于绝缘层的下方,绝缘层位于金属层内。

2.一种降低逆向漏电流的SiC MOSFET组件的制造方法,其特征在于,包括以下步骤:

步骤一,N型漏极层位于N型基板的底端,在N型基板上沉积N型SiC,形成N型碳化硅基板;

步骤二,曝光显影后进行SiC蚀刻及P型离子植,在这里P型参杂浓度必须大于N型的SiC浓度,形成P型植入区;

步骤三,P型硅沉积,形成P阱;

步骤四,栅极沟槽曝光显影及蚀刻,形成栅极沟槽結構;

步骤五,蚀刻及光阻去除后沉积薄层N型多晶硅及氧化,形成栅极绝缘层;

步骤六,N型多晶硅沉积及回蚀刻,形成多晶硅层;

步骤七,源极N型重掺杂离子植入,形成源极层;

步骤八,介电层沉积及连接处曝光显影及蚀刻,形成绝缘层;

步骤九,金属层沉积曝光显影及蚀刻,形成金属层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门芯晶亮电子科技有限公司,未经厦门芯晶亮电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710035516.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top