[发明专利]降低逆向漏电流的SiCMOSFET组件及其制造方法在审
申请号: | 201710035516.3 | 申请日: | 2017-01-18 |
公开(公告)号: | CN106920834A | 公开(公告)日: | 2017-07-04 |
发明(设计)人: | 廖奇泊;古一夫;陈俊峰;周雯 | 申请(专利权)人: | 厦门芯晶亮电子科技有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/36;H01L29/78;H01L21/336 |
代理公司: | 上海汉声知识产权代理有限公司31236 | 代理人: | 郭国中 |
地址: | 361028 福*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 降低 逆向 漏电 sicmosfet 组件 及其 制造 方法 | ||
1.一种降低逆向漏电流的SiC MOSFET组件,其特征在于,包括金属层、绝缘层、源极层、P阱、多晶硅层、栅极绝缘层、P型植入区、N型碳化硅基板、N型漏极层,N型漏极层位于N型碳化硅基板的底端,栅极绝缘层、P型植入区都位于N型碳化硅基板的顶端,P型植入区位于P阱的下方,源极层、P阱都位于栅极绝缘层的侧面,源极层位于P阱的上方,多晶硅层位于栅极绝缘层内,源极层、多晶硅层、栅极绝缘层都位于绝缘层的下方,绝缘层位于金属层内。
2.一种降低逆向漏电流的SiC MOSFET组件的制造方法,其特征在于,包括以下步骤:
步骤一,N型漏极层位于N型基板的底端,在N型基板上沉积N型SiC,形成N型碳化硅基板;
步骤二,曝光显影后进行SiC蚀刻及P型离子植,在这里P型参杂浓度必须大于N型的SiC浓度,形成P型植入区;
步骤三,P型硅沉积,形成P阱;
步骤四,栅极沟槽曝光显影及蚀刻,形成栅极沟槽結構;
步骤五,蚀刻及光阻去除后沉积薄层N型多晶硅及氧化,形成栅极绝缘层;
步骤六,N型多晶硅沉积及回蚀刻,形成多晶硅层;
步骤七,源极N型重掺杂离子植入,形成源极层;
步骤八,介电层沉积及连接处曝光显影及蚀刻,形成绝缘层;
步骤九,金属层沉积曝光显影及蚀刻,形成金属层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门芯晶亮电子科技有限公司,未经厦门芯晶亮电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710035516.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种化工用固液原料高效搅拌混合设备
- 下一篇:没有多晶硅发射极的联栅晶体管
- 同类专利
- 专利分类