[发明专利]TMBS半导体器件及其制作方法、电子装置

说明书

本发明提供一种TMBS半导体器件及其制作方法、电子装置，该TMBS半导体器件的制作方法包括：提供半导体衬底，在所述半导体衬底中形成沟槽；用半导体材料填充满所述沟槽；在所述半导体衬底上形成覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；在所述肖特基金属层上形成电极层，其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。该制作方法可以在保持TMBS器件反向耐压不变的前提下，实现正向导通压降的大幅降低，使器件性能得以优化。该半导体器件及电子装置具体类似的优点。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种TMBS半导体器件及其制作方法、电子装置。

背景技术

肖特基势垒二极管又称为金属-半导体二极管，其用某些金属和半导体相接触，在它们的交界面处便会形成一个势垒区(通常称为“表面势垒”或“肖特基势垒”)，产生整流、检波作用。TMBS(Trench MOS Barrier Schottky，沟槽型MOS势垒肖特基)器件相对于平面结构的肖特基二极管增加了沟槽栅MOSFET结构，如图1所示，目前一种TMBS器件包括N型外延衬底100，在N型外延衬底100中形成多个沟槽，在每个沟槽的表面形成栅极氧化层101，并用半导体材料102，例如多晶硅填充满沟槽，以作为导电区，在半导体衬底100的上表面形成有肖特基金属层103，以及位于肖特基金属层103之上的电极层(阳极)104，在半导体衬底100的下表面还可以形成阴极电极层(未示出)。

TMBS器件原理采用沟槽栅MOSFET结构替代结势垒结构。当TMBS器件承受反向耐压时，电场峰值集中在沟槽(Trench)底部角落(corner)位置，随着电压的持续上升，沟槽底部角落位置的耗尽区夹断，从而有效地降低有源区(Active)金属-半导体接触的表面电场，大幅度的降低肖特基势垒的漏电。

TMBS器件的正向导通压降Vf，在保持肖特基金属功函数不变的情况下，随着有源区(schottky金属-半导体界面)的宽度的增加，衬底浓度的提升，沟槽深度的减小，而大幅下降；同时，TMBS器件的反向耐压BV，随着有源区的宽度的增加，衬底浓度的提升，沟槽深度的减小，而大幅下降；因此，器件的正向导通压降Vf和反向耐压BV存在明显平衡。在保持肖特基金属功函数不变的情况下，仅通过对沟槽深度，衬底浓度和有源区宽度的调整，来优化器件正向导通压降Vf和保持反向耐压BV，程度非常有限。因此，如何在保证器件反向耐压BV的前提下，降低正向导通压降Vf，一直是TMBS器件设计的难点。

针对以上问题，目前主流的解决方案是通过采用渐变的衬底掺杂浓度(gradeddoping)，使从有源区表面(肖特基金属-半导体界面)到浓的N型衬底之间的漂移区域的浓度保持线性增加，从而优化器件纵向电场分布，使器件反向耐压大幅提升。同时，漂移区域的掺杂浓度增加可以有效的降低串联电阻，使正向导通压降Vf减小，但是，该方法带来的问题是成本的急剧上升。

因此，需要提出一种TMBS半导体器件及其制作方法、电子装置，以至少部分地解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种TMBS半导体器件及其制作方法，其可以在保持TMBS半导体器件反向耐压不变的前提下，实现正向导通压降的大幅降低，使器件性能得以优化。

为了克服目前存在的问题，本发明一方面提供一种TMBS半导体器件的制作方法，其包括：提供半导体衬底，在所述半导体衬底中形成沟槽；用半导体材料填充满所述沟槽；在所述半导体衬底上形成覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；在所述肖特基金属层上形成电极层，其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。