[发明专利]一种超结器件耐压层的制备方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种超结器件耐压层的制备方法。

背景技术

在功率半导体领域内，以垂直双扩散工艺形成的纵向金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)称为VDMOSFET，简称VDMOS。VDMOS的耐压层由轻掺杂的外延漂移区组成，电场近似为梯形分布，电场所包围的面积为击穿电压(BV)。提高BV需要增加漂移区厚度以及减小的漂移区掺杂浓度，会导致导通电阻Ron变大，大大增加了功耗。BV与Ron存在制约关系，被称为硅极限。至从1980年VDMOS被发明以来，很多人都研究如何突破硅极限，一种是提出用宽禁带半导体来代替硅材料，另一种是对硅基VDMOS结构进行改进优化，其中最为成功的就是超结VDMOS，如图1所示，超结VDMOS耐压层由N柱P柱交替构成，基于电荷补偿原理，电场近似为矩形分布，使BV只依赖于漂移区厚度，而与其掺杂浓度无关。超结耐压层的掺杂浓度可比VDMOS高一个数量级，同等BV的Ron可比传统VDMOS小5-10倍，被誉为功率半导体器件发展史上里程碑式的结构。

超结耐压层制备的难点就是使N柱P柱增大深宽比的同时能保持电荷平衡，因为只要电荷不平衡，电压就会掉下来，当前，制备耐压层往往采用深槽刻蚀与外延填充技术。该技术的制造流程主要是在重掺杂N型衬底材料上做一次N外延，然后进行深度的P型离子注入和退火来制备超结耐压层。

然而，采用离子注入来形成耐压层P柱和N柱的方法不适用于制备高深宽比的超结耐压层。也就是说，现有技术中存在缺乏高质量的高深宽比的超结耐压层的制备方法的技术问题。

发明内容

本发明通过提供一种超结器件耐压层的制备方法，解决了现有技术中缺乏高质量的高深宽比的超结耐压层的制备方法的技术问题。

为解决上述技术问题，本发明提供了如下技术方案：

一种超结器件耐压层的制备方法，包括：

在衬底材料上生长并刻蚀第一外延材料，以在所述第一外延材料上形成相互间隔的N个第一沟槽，N为正整数；

用第二外延材料填充所述N个第一沟槽，所述第二外延材料的掺杂类型与所述第一外延材料的掺杂类型不相同；

抛光所述第二外延材料，至露出交替分布有所述第一外延材料和所述第二外延材料的光滑表面；

在所述光滑表面上生长并刻蚀所述第一外延材料，以形成与所述N个第一沟槽一一对齐的N个第二沟槽；

用所述第二外延材料填充所述N个第二沟槽，以与之前填充的所述第二外延材料对齐连通，形成交替设置的多对P型和N型立柱。

可选的，所述在衬底材料上生长并刻蚀第一外延材料之前，还包括：根据需要制备的耐压层的深宽比，确定生长所述第一外延材料的生长次数；所述抛光所述第二外延材料至露出交替分布有所述第一外延材料和所述第二外延材料的光滑表面之后，还包括：生长所述第一外延材料M次，在每次生长所述第一外延材料之后，刻蚀所述第一外延材料形成间隔的沟槽；并在每次刻蚀所述第一外延材料后，用所述第二外延材料填充所述间隔的沟槽；在每次填充所述间隔的沟槽后，抛光所述第二外延材料至露出交替分布有所述第一外延材料和所述第二外延材料的光滑表面；其中，M等于所述生长次数减2。

可选的，所述根据需要制备的耐压层的深宽比，确定生长所述第一外延材料的生长次数，包括：根据需要制备的耐压层的深宽比，确定生长所述第一外延材料的生长次数，以使的每次生长并刻蚀所述第一外延层材料形成的沟槽的深宽比小于等于40:1。

可选的，所述第一沟槽和所述第二沟槽的深宽比均小于等于40:1。

可选的，所述衬底材料为重掺杂的N型衬底材料；所述第一外延材料为N型掺杂材料；所述第二外延材料为P型掺杂材料。

可选的，所述抛光所述第二外延材料，包括：化学机械抛光所述第二外延材料。

可选的，所述用所述第二外延材料填充所述N个第二沟槽，以与之前填充的所述第二外延材料对齐连通，形成交替设置的多对P型和N型立柱之后，还包括：生长外延材料，并在生在的外延材料上掺杂形成多个表面结构，所述表面结构包括：第一掺杂阱区和设置在所述第一掺杂阱区内的第二掺杂阱区，所述第一掺杂阱区与所述第二掺杂阱区的掺杂类型不相同。

可选的，所述超结器件为超结二极管、超结VDMOS或超结IGBT。

可选的，当所述器件为IGBT器件时，所述衬底材料包括：连接的N型衬底材料和P型衬底材料。