[发明专利]一种超结器件耐压层的制备方法在审
申请号: | 201710028090.9 | 申请日: | 2017-01-12 |
公开(公告)号: | CN106816376A | 公开(公告)日: | 2017-06-09 |
发明(设计)人: | 杨尊松;王立新;罗小梦;宋李梅;肖超;陆江;罗家俊;韩郑生 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L21/336;H01L21/331 |
代理公司: | 北京华沛德权律师事务所11302 | 代理人: | 房德权 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 器件 耐压 制备 方法 | ||
1.一种超结器件耐压层的制备方法,其特征在于,包括:
在衬底材料上生长并刻蚀第一外延材料,以在所述第一外延材料上形成相互间隔的N个第一沟槽,N为正整数;
用第二外延材料填充所述N个第一沟槽,所述第二外延材料的掺杂类型与所述第一外延材料的掺杂类型不相同;
抛光所述第二外延材料,至露出交替分布有所述第一外延材料和所述第二外延材料的光滑表面;
在所述光滑表面上生长并刻蚀所述第一外延材料,以形成与所述N个第一沟槽一一对齐的N个第二沟槽;
用所述第二外延材料填充所述N个第二沟槽,以与之前填充的所述第二外延材料对齐连通,形成交替设置的多对P型和N型立柱。
2.如权利要求1所述的方法,其特征在于,
所述在衬底材料上生长并刻蚀第一外延材料之前,还包括:
根据需要制备的耐压层的深宽比,确定生长所述第一外延材料的生长次数;
所述抛光所述第二外延材料至露出交替分布有所述第一外延材料和所述第二外延材料的光滑表面之后,还包括:
生长所述第一外延材料M次,在每次生长所述第一外延材料之后,刻蚀所述第一外延材料形成间隔的沟槽;并在每次刻蚀所述第一外延材料后,用所述第二外延材料填充所述间隔的沟槽;在每次填充所述间隔的沟槽后,抛光所述第二外延材料至露出交替分布有所述第一外延材料和所述第二外延材料的光滑表面;其中,M等于所述生长次数减2。
3.如权利要求2所述的方法,其特征在于,所述根据需要制备的耐压层的深宽比,确定生长所述第一外延材料的生长次数,包括:
根据需要制备的耐压层的深宽比,确定生长所述第一外延材料的生长次数,以使的每次生长并刻蚀所述第一外延层材料形成的沟槽的深宽比小于等于40:1。
4.如权利要求1所述的方法,其特征在于,所述第一沟槽和所述第二沟槽的深宽比均小于等于40:1。
5.如权利要求1所述的方法,其特征在于,所述衬底材料为重掺杂的N型衬底材料;所述第一外延材料为N型掺杂材料;所述第二外延材料为P型掺杂材料。
6.如权利要求1所述的方法,其特征在于,所述抛光所述第二外延材料,包括:
化学机械抛光所述第二外延材料。
7.如权利要求1-6任一所述的方法,其特征在于,用所述第二外延材料填充所述N个第二沟槽,以与之前填充的所述第二外延材料对齐连通,形成交替设置的多对P型和N型立柱之后,还包括:
生长外延材料,并在生在的外延材料上掺杂形成多个表面结构,所述表面结构包括:第一掺杂阱区和设置在所述第一掺杂阱区内的第二掺杂阱区,所述第一掺杂阱区与所述第二掺杂阱区的掺杂类型不相同。
8.如权利要求1-6任一所述的方法,其特征在于,所述超结器件为超结二极管、超结VDMOS或超结IGBT。
9.如权利要求8所述的方法,其特征在于,当所述器件为IGBT器件时,所述衬底材料包括:
连接的N型衬底材料和P型衬底材料。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710028090.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种控制离子圆形注入的二维扫描装置
- 下一篇:一种布线方法及芯片模组
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造