[发明专利]动态可重构硬件电路的设计、执行方法及系统

权利要求书

1.一种动态可重构硬件电路的设计方法，其特征在于，包括：

识别应用中含有常数的算数操作，所述常数的取值在一定范围内变化；

根据精度需求调整所述常数的取值范围，所述取值范围由至少一个算数参数组成；

根据所述精度需求去除每个所述算数参数所对应的算数操作中的冗余部分，据以定制所述硬件电路。

2.根据权利要求1所述的动态可重构硬件电路的设计方法，其特征在于，所述精度需求包括：应用精度需求和算法精度需求。

3.根据权利要求2所述的动态可重构硬件电路的设计方法，其特征在于，所述算法精度需求的确定，包括：确定预设调整范围，并在所述预设调整范围内随机选取数值作为算法参数值，根据公式

ε(t,s)＝a(t,s)-f(t,s)

$g=\frac{\mathrm{\ϵ}(t+1,s)}{\mathrm{\ϵ}(t,s)}=\frac{a(t+1,s)-f(t+1,s)}{a(t,s)-f(t,s)}$

计算收敛率g，其中，t、s分别代表调整参数在时间、空间域内的位置，ε(t,s)表示算法计算真实值a(t,s)与算法计算实际值f(t,s)之间的差值；若|g|＞1，则将所述预设调整范围减半，重新选取数值所谓算法参数值进行计算，直至计算出的收敛率|g|≤1，从而得到最终的调整范围。

4.根据权利要求1所述的动态可重构硬件电路的设计方法，其特征在于，所述根据所述精度需求去除每个所述算数参数所对应的算数操作中的冗余部分，包括：

将每个所述算数参数表示为二进制数；

在满足所述精度需求的基础上，去除所需精度点前二进制值为“0”的比特位。

5.根据权利要求1所述的动态可重构硬件电路的设计方法，其特征在于，所述据以定制所述硬件电路还包括：令所述硬件电路支持应用运行时不同常数的计算，具体通过静态算数单元或动态算数单元的方式实现：

所述静态算数单元，采用同一硬件单元的不同叠加方式支持不同的常数运算；

所述动态算数单元，针对不同常数重构不同的硬件单元来支持不同的常数运算。

6.根据权利要求5所述的动态可重构硬件电路的设计方法，其特征在于，在定制完成之后还包括：分别估算所述静态算数单元和所述动态算数单元的硬件资源消耗，并计算对应的并行度，选取并行度高的方式。

7.一种动态可重构硬件电路的设计系统，其特征在于，包括：

识别模块，用于识别应用中含有常数的算数操作，所述常数的取值在一定范围内变化；

调整模块，用于根据精度需求调整所述常数的取值范围，所述取值范围由至少一个算数参数组成；

剔除模块，用于根据所述精度需求去除每个所述算数参数所对应的算数操作中的冗余部分，据以定制所述硬件电路。

8.一种动态可重构硬件电路，其特征在于，由权利要求1至6中任一所述的动态可重构硬件电路的设计方法设计而成。