[发明专利]加电复位电路和包括其的半导体存储器件

说明书

本文提供一种加电复位电路和包括其的半导体存储器件。加电复位电路可以包括：分压电路，适用于对外部电源电压分压以输出参考电压；输出节点控制电路，适用于响应于参考电压来将输出节点的电势电平控制为外部电源电压电平或地电源电压电平；以及缓冲器电路，适用于缓冲输出节点的电势电平以输出加电复位信号。在分压电路中，上电时段中的参考电压的电势电平与掉电时段中的参考电压的电势电平不同。

相关申请的交叉引用

本申请要求2016年5月30日提交的第10-2016-0066584号韩国专利申请的优先权，通过引用其整体合并于此。

技术领域

本公开的各种实施例总体涉及一种电子设备，更具体地，涉及一种加电(power-on)复位电路和包括其的半导体存储器件。

背景技术

半导体存储器件是使用半导体(诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)或锗硅(SiGe)等)实施的存储器件。半导体存储器件通常分为易失性存储器件和非易失性存储器件。

易失性存储器件是在电源被关掉时储存在其中的数据丢失的存储器件。易失性存储器件的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)或同步DRAM(SDRAM)等。非易失存储器件是即使在电源被关掉时储存在其中的数据仍维持的存储器件。非易失性存储器件的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)或铁电RAM(FRAM)等。快闪存储器通常分为NOR快闪存储器和NAND快闪存储器。

通常，半导体存储器件具有嵌入其中的加电复位(POR)电路，其产生POR信号。当电源被输入至半导体存储器件时，半导体存储器件通过产生用于初始化内部电路的POR信号来防止发生故障。

发明内容

本公开的各种实施例针对一种加电复位电路和包括其的半导体存储器件，所述加电复位电路能够执行改进的、更稳定的加电复位操作和字线放电操作。

本公开的一个实施例提供一种加电复位电路，包括：分压电路，被配置为对外部电源电压分压以输出参考电压；输出节点控制电路，适用于响应于参考电压来将输出节点的电势电平控制为外部电源电压电平或地电源电压电平；以及缓冲器电路，适用于缓冲输出节点的电势电平以输出加电复位信号，其中，上电时段的参考电压的电势电平与掉电时段的参考电压的电势电平不同。

本公开的另一实施例提供一种加电复位电路，包括：内容可寻址存储(CAM)电路，被配置为响应于加电复位信号而输出下信号；分压电路被配置为根据电阻比率对外部电源电压分压以输出参考电压，所述电阻比率响应于下信号而改变；输出节点控制电路，适用于响应于参考电压而将输出节点的电势电平控制为外部电源电压电平或地电源电压电平；以及缓冲器电路，适用于缓冲输出节点的电势电平以输出加电复位信号，其中，CAM电路根据多个存储单元之中的内容可寻址存储(CAM)单元的编程态来控制下信号的逻辑电平。

本公开的又一实施例提供一种半导体存储器件，包括：加电复位电路，被配置为：在上电时段中当外部电源电压增大至第一设置电平或更高时，输出具有第一逻辑电平的加电复位信号，以及在掉电时段中当外部电源电压减小至第二设置电平或更低时，输出具有第二逻辑电平的加电复位信号；以及外部电压检测单元，被配置为当外部电源电压减小至第三设置电平或更低时，输出检测信号。

附图说明

通过参照附图详细描述本发明的各种实施例，本发明的以上和其他特征和优点对于本发明所属领域的技术人员来说将变得更加明显，附图中：

图1是图示根据本公开的实施例的包括加电复位电路的半导体存储器件的框图；

图2是图示根据本公开的实施例的图1的加电复位电路的电路图；