[发明专利]一种新型的抗辐照器件结构

说明书

技术领域

本发明涉及集成电路及空间技术领域，尤其涉及一种基于主流半导体工艺条件的、能够提高器件的抗辐照性能的SOI器件。

背景技术

集成电路和电子元器件在辐照条件下，将会产生总剂量、单粒子、瞬时辐射等多种辐射效应。如果人造地球卫星、空间探测器和载人航天器等所采用的器件和电路，没有经过特殊的抗辐射加固措施，其性能很快就会退化以致失效，造成巨大的安全隐患和成本浪费。因此，积极寻求具有高抗辐射能量的器件和电路的方法，对于空间技术的发展具有重要的意义。

SOI器件由于采用了全介质隔离，它的很多特性和体硅器件存在明显的差异，具有更高的集成度、更低的功耗以及更优良的短沟道特性，而且由于埋氧层的存在从根本上消除了闩锁效应从而使器件的可靠性大幅度提高。

如图1所示为常规BTS SOI器件结构剖面图，包括了1-基底衬底层，2-绝缘氧化埋层，3-源区，4-沟道区，5-漏区，6-栅氧化层，7-多晶硅栅以及8-隔离氧化层；常规BTS SOI NMOS器件的俯视图如图1所示，漏端N+有源区上有三个漏端接触孔，源端N+有源区上有一个源端接触孔，上下各有一个P+有源区，源端N+有源区和两个P+有源区共三个接触孔通过金属连接在一起引出。

在辐照条件下，2-绝缘氧化埋层中引入氧化物陷阱电荷，如图3 所示，这些陷阱电荷会吸引硅层中的电子形成寄生导电沟道，使器件的泄露电流增大；同时由于耦合作用的影响，这一部分陷阱电荷会影响栅的控制能力，使器件性能退化。与此同时，SOI结构中低导热率的SiO₂层会造成沟道电流产生的热量无法及时散掉，器件内部温度过高，载流子迁移率降低，使器件输出电流下降。

发明内容

本发明在现有的SOI器件结构基础上，提供了一种新的抗辐照SOI结构，通过改变绝缘埋层构成，来降低自加热效应带来的器件性能退化，同时能够降低辐照条件下背栅积累的电荷，改善器件的抗辐照性能；通过改变源漏区的掺杂分布来，使辐照情况下由绝缘埋层产生的寄生沟道无法导通，减小由总剂量辐照引起的背栅泄漏电流。

按照本发明所提供的方案，采用氧离子注入的方法，实现SOI的埋氧化层。在进行氧离子注入的时候，采用极低的注入剂量和注入能量，能够形成更薄的顶层硅膜和埋氧化层。更薄顶层硅膜，使得器件的沟道能够被耗尽区消耗完，降低了体效应带来的器件性能退化；同时更薄的埋氧化层，将在一定程度上减小自加热效应带来的器件性能退化，而且更薄的埋氧化层在受到辐照的情况下，俘获的电荷也将大大减少，与此同时，由于埋氧化层厚度很低，辐射条件下产生的电荷可以通过隧穿效应，穿过埋氧化层释放到衬底中，这样降低了辐射下体区积累的电荷，提高了器件的抗辐照能力。在结构的中部为多晶硅栅，多晶硅栅右侧为MOS管的漏端，左侧为MOS 管的源端，在漏端N+有源区上有三个漏端接触孔，通过接触孔引出漏端接触；在源端N+有源区上有三个源端接触孔，在源端N+有源区左侧有一个P+有源区，源端N+有源区和P+有源区的接触孔合并在一起，一起通过金属导线引出。本发明中的源采用如图6所示的掺杂分布，第一次对源区进行离子注入掺杂，对于NMOS注入施主杂质，对于PMOS注入受主杂质；第二次对源区进行与第一次掺杂类型相反的离子注入。

与现有的技术相比，本发明具有以下的优点：

1.和传统的SOI工艺兼容，不需要增加任何特殊工艺步骤。

2.本发明中提出的结构，在不改变器件宽长比的情况下，能够减小MOS器件版图的大小，同时由于采用了新的源漏调制掺杂结构，能够降低总剂量辐照后产生的寄生泄露电流，提高了器件的抗总剂量辐照能力。

附图说明

图1为传统SOI器件沿沟道方向的剖面图和俯视结构图；

图2为传统SOI器件源漏区深度方向掺杂浓度分布示意图；

图3为传统SOI器件在总剂量辐照后引起寄生泄漏沟道示意图；

图4为低剂量、低能量氧离子注入示意图；

图5为厚埋氧化层和薄埋氧化层能带示意图；

图6为本发明SOI器件沿沟道方向的剖面图和俯视结构示意图；

图7为本发明SOI器件源漏区深度方向掺杂浓度分布示意图；

各区域说明如下：

1-硅衬底；2-埋氧化层；3-源区；4-沟道区；5-漏区；6-栅氧化层；7-多晶硅栅；8-隔离氧化层；9-总剂量辐照引起的寄生泄露沟道；10-P+有源区。

具体实施方式