[发明专利]多路复用选择电路及栅极驱动电路

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种多路复用选择电路及栅极驱动电路。

背景技术

在面板电路设计的过程中，利用单纯的NMOS或者PMOS进行门开关控制，其驱动薄膜晶体管(Thin Film Transistor，简称TFT)的工作状态受到数据线电位的影响较大，数据线和像素存在漏电的风险，严重时会影响面板的显示。

图1所示为现有小尺寸面板的组成部分。其中，A区用于像素的显示；B区即栅极驱动电路(Gate Driver On Array，简称GOA)区，用于产生面板内TFT的栅极驱动信号；E区即Fanout区，用于F区与A区数据线的走线连接；D区即多路复用选择(多路复用选择器)区域，用于将从集成电路(integrated circuit，简称IC)侧引出的数据线进行拆分，并提供多条数据线的驱动；C区即列走线(Wire on array，简称WOA)区，用于面板周围走线的连接；F区即IC区，用于IC的绑定，通过IC驱动面板内的电路和TFT；G区即挠性印刷电路板(Flexible Printed Circuit board，简称FPC)区，用于FPC的绑定，并通过FPC与主板连接。

图2是现有面板设计中采用的多路复用选择电路设计，其主要作用是利用CK控制信号分时的原理将一条数据线进行复用选择，用于三列像素(R像素、G像素和B像素)的驱动。图2中所示的电路是通过NMOS类型的器件进行多路选择器的控制。

图3是现有多路复用选择电路的工作时序图。当CK1的高电平脉冲来临时，薄膜晶体管T1打开，此时将会对薄膜晶体管T1的源极和R像素进行充电，其数据线上保持相应的电位；当CK2的高电平脉冲信号来临时，薄膜晶体管T2打开，此时薄膜晶体管T1的栅极电位为Vgl，薄膜晶体管T1的Vgs＝Vgl-Vdata，其中，Vdata为数据线上的电压。当数据线上的信号发生变化时薄膜晶体管T1一直处于很大的Vgs偏压下。此时，薄膜晶体管T1的漏电较大，与薄膜晶体管T1连接的数据线将处于高漏电的风险状态，进而使得R像素处于漏电的风险状态，严重时会影响面板的显示。同样的，当CK3高电平脉冲信号来临时，薄膜晶体管T1和薄膜晶体管T2也都处于高漏电的风险状态，薄膜晶体管T3在其源极和B像素充电完成后，也会处于高漏电的风险状态，标号f所圈区域表现为漏电风险。

上述现有技术中的电路结构，在对像素充电时，会使其他像素处于高漏电的风险状态，因此，亟需一种电路结构，用于解决像素充电时，其他像素处于高漏电风险状态的情况。

发明内容

本发明提供一种多路复用选择电路及栅极驱动电路，用以解决在将数据线进行复用选择用于多像素驱动时，容易出现高漏电的技术问题。

本发明一方面提供一种多路复用选择电路，包括：第一像素、第二像素、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、用于产生第一信号的第一信号产生器、用于产生第二信号的第二信号产生器、用于产生高电平或低电平的电平产生器以及用于传输数据信号的数据线，其中，所述第一薄膜晶体管包括第一输入端、第一栅极和第一输出端；所述第二薄膜晶体管包括第二输入端、第二栅极和第二输出端；所述第三薄膜晶体管包括第三输入端、第三栅极和第三输出端；所述第四薄膜晶体管包括第四输入端、第四栅极和第四输出端；所述第五薄膜晶体管包括第五输入端、第五栅极和第五输出端；

所述第一栅极、所述第二栅极和所述第五栅极均与所述第一信号产生器相连，所述第一输入端与所述数据线相连，所述第一输出端与所述第二输入端相连，所述第二输出端与所述第一像素相连；

所述第三栅极和所述第四栅极均与所述第二信号产生器相连，所述第三输入端与所述数据线相连，所述第三输出端与所述第四输入端相连，所述第四输出端与所述第二像素相连；

所述第五输出端与所述第一电平产生器相连，所述第五输入端分别与所述第三输出端和第四输入端相连。

进一步的，还包括第三像素、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及用于产生第三信号的第三信号产生器；所述第六薄膜晶体管包括第六输入端、第六栅极和第六输出端；所述第七薄膜晶体管包括第七输入端、第七栅极和第七输出端；所述第八薄膜晶体管包括第八输入端、第八栅极和第八输出端；