[发明专利]多路复用选择电路及栅极驱动电路

权利要求书

1.一种多路复用选择电路，其特征在于，包括：第一像素、第二像素、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、用于产生第一信号的第一信号产生器、用于产生第二信号的第二信号产生器、用于产生高电平或低电平的第一电平产生器以及用于传输数据信号的数据线，其中，所述第一薄膜晶体管包括第一输入端、第一栅极和第一输出端；所述第二薄膜晶体管包括第二输入端、第二栅极和第二输出端；所述第三薄膜晶体管包括第三输入端、第三栅极和第三输出端；所述第四薄膜晶体管包括第四输入端、第四栅极和第四输出端；所述第五薄膜晶体管包括第五输入端、第五栅极和第五输出端；

所述第一栅极、所述第二栅极和所述第五栅极均与所述第一信号产生器相连，所述第一输入端与所述数据线相连，所述第一输出端与所述第二输入端相连，所述第二输出端与所述第一像素相连；

所述第三栅极和所述第四栅极均与所述第二信号产生器相连，所述第三输入端与所述数据线相连，所述第三输出端与所述第四输入端相连，所述第四输出端与所述第二像素相连；

所述第五输出端与所述第一电平产生器相连，所述第五输入端分别与所述第三输出端和第四输入端相连。

2.根据权利要求1所述的多路复用选择电路，其特征在于，还包括第三像素、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及用于产生第三信号的第三信号产生器；所述第六薄膜晶体管包括第六输入端、第六栅极和第六输出端；所述第七薄膜晶体管包括第七输入端、第七栅极和第七输出端；所述第八薄膜晶体管包括第八输入端、第八栅极和第八输出端；

所述第六栅极和所述第七栅极与所述第三信号产生器相连，所述第六输入端与所述数据线相连，所述第六输出端与所述第七输入端相连，所述第七输出端与所述第三像素相连；所述第八栅极与所述第一信号产生器相连、所述第八输出端与所述第一电平产生器相连，所述第八输入端分别与所述第六输出端和第七输入端相连。

3.根据权利要求2所述的多路复用选择电路，其特征在于，还包括第九薄膜晶体管、第十薄膜晶体管和用于产生高电平或低电平的第二电平产生器，其中，所述第九薄膜晶体管包括第九输入端、第九栅极和第九输出端；所述第十薄膜晶体管包括第十输入端、第十栅极和第十输出端；

所述第九栅极和所述第十栅极均与所述第二信号产生器相连，所述第九输出端和所述第十输出端均与所述第二电平产生器相连，所述第九输入端分别与所述第一输出端和所述第二输入端相连；所述第十输入端分别与所述第六输出端和所述第七输入端相连。

4.根据权利要求3所述的多路复用选择电路，其特征在于，还包括第十一薄膜晶体管、第十二薄膜晶体管和用于产生高电平或低电平的第三电平产生器，其中，所述第十一薄膜晶体管包括第十一输入端、第十一栅极和第十一输出端；所述第十二薄膜晶体管包括第十二输入端、第十二栅极和第十二输出端；

所述第十一栅极和所述第十二栅极均与所述第三信号产生器相连，所述第十一输出端和所述第十二输出端均与所述第三电平产生器相连，所述第十一输入端分别与所述第三输出端和所述第四输入端相连；所述第十二输入端分别与所述第一输出端和所述第二输入端相连。

5.根据权利要求4所述的多路复用选择电路，其特征在于，所述第一电平产生器、第二电平产生器和第三电平产生器为同一个电平产生器或者为不同的电平产生器。

6.根据权利要求4所述的多路复用选择电路，其特征在于，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管和第十二薄膜晶体管均为P型薄膜晶体管或N型薄膜晶体管。

7.根据权利要求6所述的多路复用选择电路，其特征在于，所述第五输入端、所述第八输入端、所述第九输入端、所述第十输入端、所述第十一输入端和所述第十二输入端分别为对应薄膜晶体管的漏极，所述第五输出端、所述第八输出端、所述第九输出端、所述第十输出端、所述第十一输出端和所述第十二输出端分别为对应薄膜晶体管的源极。

8.根据权利要求2所述的多路复用选择电路，其特征在于，所述第一信号、所述第二信号和所述第三信号均为时钟信号。

9.根据权利要求2所述的多路复用选择电路，其特征在于，所述第一像素、第二像素和第三像素分别为R像素、G像素和B像素。

10.一种栅极驱动电路，其特征在于，包括权利要求1-9任一所述的多路复用选择电路。