[发明专利]一种阵列基板及显示装置在审
| 申请号: | 201710002321.9 | 申请日: | 2017-01-03 |
| 公开(公告)号: | CN106773413A | 公开(公告)日: | 2017-05-31 |
| 发明(设计)人: | 安立扬 | 申请(专利权)人: | 深圳市华星光电技术有限公司 |
| 主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/1368 |
| 代理公司: | 深圳翼盛智成知识产权事务所(普通合伙)44300 | 代理人: | 黄威 |
| 地址: | 518132 广东*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 阵列 显示装置 | ||
1.一种阵列基板,其特征在于,包括:多条栅极线、多条数据线及由所述多条栅极线与所述多条数据线交叉形成的多个像素单元,每个所述像素单元包括水平方向依次排列的主像素区、第一子像素区及第二子像素区;
设N为正整数,一个所述像素单元分别与第N条和第N+1条所述栅极线连接,当第N条所述栅极线开启,所述数据线对所述主像素区、所述第一子像素区及所述第二子像素区进行充电,当第N+1条所述栅极线开启,所述主像素区、所述第一子像素区及所述第二子像素区的内部可发生电容耦合作用,使得所述主像素区、所述第一子像素区及所述第二子像素区的电位互不相同。
2.根据权利要求1所述的阵列基板,其特征在于,所述主像素区包括第一薄膜晶体管,所述第一子像素区包括第二薄膜晶体管,所述第二子像素区包括第三薄膜晶体管,且所述第一薄膜晶体管、所述第二薄膜晶体管与所述第三薄膜晶体管的栅极均连接且只连接第N条所述栅极线。
3.根据权利要求2所述的阵列基板,其特征在于,所述第二子像素区还包括第四薄膜晶体管,所述第四薄膜晶体管的栅极连接且只连接第N+1条所述栅极线。
4.根据权利要求3所述的阵列基板,其特征在于,所述第一薄膜晶体管、所述第二薄膜晶体管与所述第三薄膜晶体管的源极均与同一条所述数据线连接,所述第一薄膜晶体管的漏极分别连接有第一液晶电容与第一存储电容,所述第二薄膜晶体管的漏极分别连接有第二液晶电容与第二存储电容,所述第三薄膜晶体管的漏极分别连接有第三液晶电容与第三存储电容。
5.根据权利要求3所述的阵列基板,其特征在于,所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的漏极之间设有第二电容,所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的漏极之间设有第一电容,所述第四薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接。
6.根据权利要求5所述的阵列基板,其特征在于,当第N条所述栅极线开启,所述数据线对所述第一液晶电容、所述第一存储电容、所述第二液晶电容、所述第二存储电容、所述第三液晶电容、所述第三存储电容、所述第一电容及所述第二电容进行充电,当第N+1条所述栅极线开启,所述第一电容与所述第二存储电容和所述第二液晶电容发生电容耦合作用,所述第二电容与所述第一存储电容和所述第一液晶电容发生电容耦合作用,使得所述主像素区、所述第一子像素区及所述第二子像素区的电位互不相同。
7.根据权利要求4所述的阵列基板,其特征在于,所述第一薄膜晶体管、所述第二薄膜晶体管与所述第三薄膜晶体管共同连接的所述数据线位于所述主像素区与所述第一子像素区之间。
8.根据权利要求4所述的阵列基板,其特征在于,所述第一存储电容、所述第二存储电容与所述第三存储电容的一端均与公共电极连接。
9.根据权利要求4所述的阵列基板,其特征在于,所述第一液晶电容、所述第二液晶电容与所述第三液晶电容的一端均接地。
10.一种显示装置,其特征在于,其包括权利要求1~9任一项所述的阵列基板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710002321.9/1.html,转载请声明来源钻瓜专利网。





