[发明专利]带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底

说明书

总体上给出了具有用于缩放高密度布线的高密度互连架构的集成电路封装衬底、以及相关结构、器件和方法。更具体而言，给出了具有基于可以包括柱和过孔的高密度互连层、以及用于管芯附接的集成腔的扇出布线的集成电路封装衬底。此外，给出了具有形成于高密度互连层上的自对准柱和过孔的集成电路封装衬底以及相关方法。

技术领域

实施例涉及半导体器件的制造。更具体而言，实施例涉及具有高密度互连层的封装衬底，该互连层具有用于缩放互连的柱和过孔以及用于管芯附接的集成腔。

背景技术

半导体管芯通常经由封装衬底而连接到较大的电路板，例如主板和其它类型的印刷电路板(PCB)。封装衬底典型地具有两组连接点，第一组用于连接到管芯或多个管芯，并且不太密集的第二组用于连接到PCB。封装衬底通常由多个有机绝缘或电介质层以及在绝缘层之间形成迹线的多个图案化导电层的交替序列构成。延伸通过绝缘层的导电过孔对导电层进行电互连。集成电路技术的持续发展已经导致需要具有较高布线密度的封装衬底。

附图说明

本文描述的实施例以举例的方式进行说明，并且不限于附图中的图片，在附图中类似的附图标记指示类似的特征。以下图片为例示性的，并且根据本文描述的主题，可以使用其它处理技术或阶段。此外，省略了一些常规细节，以免使本文描述的发明性概念难以理解。

图1-图12是根据各种实施例的制造具有用于缩放互连的高密度互连层的封装衬底中的各个阶段的截面侧视图。

图13A-图13B是根据各种实施例的制造包括用于缩放互连的高密度互连层的封装衬底的示例性方法的流程图。

图14-图20是根据各种实施例的制造具有用于缩放互连的高密度互连层和集成腔的封装衬底中的各个阶段的截面侧视图。

图21是根据各种实施例的制造包括用于缩放互连的高密度互连层和集成腔的封装衬底的示例性方法的流程图。

图22A是根据各种实施例的在制造包括高密度互连层的封装衬底中的自对准过孔的示例性方法中的具有形成在表面之上的箔层的载体层的平面图。

图22B-图22C是根据各种实施例的具有形成在表面之上的箔层的载体层的两个对应截面图。

图23A是根据各种实施例的在已经在表面之上对第一光致抗蚀剂层进行图案化之后的载体层的平面图。

图23B-图23C是根据各种实施例的在已经在表面之上对第一光致抗蚀剂层进行图案化之后的载体层的两个对应截面图。

图24A是根据各种实施例的在已经在表面之上对第二光致抗蚀剂层进行图案化之后的载体层的平面图。

图24B-图24C是根据各种实施例的在已经在表面之上对第二光致抗蚀剂层进行图案化之后的载体层的两个对应截面图。

图25A是根据各种实施例的在已经蚀刻了暴露的金属部分之后的载体层的平面图。

图25B-图25C是根据各种实施例的在已经蚀刻了暴露的金属部分之后的载体层的两个对应截面图。

图26A是根据各种实施例的在已经镀敷金属以填充过孔之后的载体层的平面图。

图26B-图26C是根据各种实施例的在已经镀敷金属以填充过孔之后的载体层的两个对应截面图。

图27A是根据各种实施例的在已经去除第二光致抗蚀剂层之后的载体层的平面图。

图27B-图27C是根据各种实施例的在已经去除第二光致抗蚀剂层之后的载体层的两个对应截面图。

图28是根据各种实施例的形成包括如图22-28所示的高密度互连层的封装衬底中的自对准过孔的示例性方法的流程图。