[发明专利]一种异步FIFO电路及时延确定方法

说明书

本发明实施例提供了一种异步FIFO电路及时延确定方法，涉及无线通信领域。所述异步FIFO电路包括：写时钟产生电路、读时钟产生电路、写地址产生电路、读地址产生电路、随机访问存储器、延迟线电路、同步逻辑电路、地址比较逻辑电路和处理器；写地址产生电路的第二输出端与延迟线电路的第一输入端连接，延迟线电路的第二输入端与处理器的第一输出端连接，延迟线电路的输出端与同步逻辑电路的第一输入端连接，同步逻辑电路的输出端与地址比较逻辑电路的第一输入端连接，读地址产生电路的输出端与地址比较逻辑电路的第三输入端连接，地址比较逻辑电路的第一输出端与处理器的输入端连接。本发明可以实现对异步FIFO电路的时延的准确确定。

技术领域

本发明实施例涉及无线通信领域，特别涉及一种异步FIFO(First Input FirstOutput，先入先出队列)电路及时延确定方法。

背景技术

在无线通信系统中，往往会包括多个通信设备，该多个通信设备的时钟域基本都是独立的，并且同一通信设备包括的多个模块的时钟域基本也是独立的，因此，在该多个通信设备中任意两个通信设备之间的数据传输或者在多个模块中任意两个模块之间的数据传输基本都是不同时钟域之间的数据传输。例如，任意两个通信设备的通用公共无线接口(Common Public Radio Interface，CPRI)之间的数据传输是不同时钟域的数据传输，同一通信设备中射频拉远单元(Remote Radio Unit，RRU)内数字射频前端(Digital FrontEnd，DFE)上各个模块之间的数据传输也是不同时钟域的数据传输。为了保证数据在不同时钟域之间传输的完整性，往往使用通信设备的异步FIFO电路来进行数据传输。另外，在无线通信系统中许多业务的正常运行都要求精确的定时同步，而异步FIFO电路往往存在一定的时延，该异步FIFO电路时延的引入使得通信设备不能准确确定数据的收发时间，对通信设备的定时同步精度造成影响，因此，通过异步FIFO电路进行数据传输时，为了提高通信设备的定时同步精度，需要确定该异步FIFO电路的时延。

目前，提供了一种异步FIFO电路，如图1所示，该异步FIFO电路包括：写时钟产生电路1、读时钟产生电路2、写地址产生电路3、读地址产生电路4、随机访问存储器5、同步逻辑电路6和地址比较逻辑电路7。参见图1，写时钟产生电路1的输出端1a与写地址产生电路3的输入端3a连接，写地址产生电路3的第一输出端3b与随机访问存储器5的第一输入端5a连接，写地址产生电路3的第二输出端3c与同步逻辑电路6的第一输入端6a连接，同步逻辑电路6的输出端6b与地址比较逻辑电路7的第一输入端7a连接，同步逻辑电路6的第二输入端6c和地址比较逻辑电路7的第二输入端7b分别与读时钟产生电路2的输出端2a连接；读时钟产生电路2的输出端2a还与读地址产生电路4的输入端4a连接，读地址产生电路4的输出端4b分别与随机访问存储器5的第二输入端5b和地址比较逻辑电路7的第三输入端7c连接，地址比较逻辑电路7的输出端7d与读地址产生电路4的置位端4c连接。

其中，以无线通信处理系统中任意两个不同时钟域的通信设备之间的数据传输为例，假如第一通信设备需要将待传输的目标数据传输给第二通信设备，此时，第一通信设备可以对自身包括的FIFO电路中的随机访问存储器进行写操作和读操作。当第一通信设备对随机访问存储器进行写操作时，写地址产生电路可以在写时钟产生电路产生的写时钟信号的上升沿产生写地址信号，该写地址信号中携带写地址，第一通信设备可以将目标数据写入随机访问存储器中该写地址所对应的位置上。同时，当第一通信设备对随机访问存储器进行读操作时，读地址产生电路可以在读时钟产生电路产生的读时钟信号的上升沿产生读地址信号，该读地址信号中携带读地址，第一通信设备可以从随机访问存储器中读取该读地址所对应位置上存储的数据，并将读取的数据传输给第二通信设备。其中，在第一通信设备和第二通信设备传输数据的过程中，第一通信设备还可以将指定读写地址差与时钟周期的乘积确定为该异步FIFO电路的时延，指定读写地址差为预先设置的写地址与读地址之间的地址差，时钟周期为读时钟信号或者写时钟信号的周期，且读时钟信号与写时钟信号的周期相等。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：